[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，包括:

衬底；

位于衬底上方的叠层结构，所述叠层结构包括交替堆叠的多个栅极导体层和多个层间绝缘层；

多个沟道柱，贯穿所述叠层结构；

导电通道，贯穿所述叠层结构，并通过隔离层与所述叠层结构绝缘；以及，

阻隔层，将所述多个导电通道与所述隔离层彼此隔开。

2.根据权利要求2所述的3D存储器件，其中，所述隔离层为氧化物层。

3.根据权利要求1所述的3D存储器件，其中，所述多个沟道柱的底端经由所述衬底形成共源极连接，所述导电通道提供所述共源极连接至源极线的导电路径。

4.根据权利要求1所述的3D存储器件，其中，还包括位于所述衬底中的掺杂区，所述导电通道与所述掺杂区接触。

5.根据权利要求1所述的3D存储器件，还包括：核层，位于所述层间绝缘层的表面上。

6.根据权利要求1所述的3D存储器件，其中，还包括栅线缝隙，所述栅线缝隙贯穿所述叠层结构，从而将所述多个栅极导体分割成多条栅线，所述导电通道位于所述栅线缝隙中。

7.根据权利要求6所述的3D存储器件，其中，所述隔离层位于所述栅线缝隙的侧壁上，所述导电通道填充所述栅线缝隙，所述阻隔层位于所述隔离层和所述导电通道之间。

8.根据权利要求7所述的3D存储器件，其中，所述隔离层的一部分位于所述叠层结构中相邻的层间绝缘层之间。

9.根据权利要求5所述的3D存储器件，其中，还包括阻挡层，位于所述阻隔层和导电通道之间。

10.根据权利要求1所述的3D存储器件，其中，所述沟道柱包括围绕中心层叠形成的沟道层，隧穿介质层、电荷存储层和栅介质层。

11.一种制造3D存储器件的方法，包括：

在衬底上形成叠层结构和贯穿所述叠层结构的多个沟道柱，所述第一叠层结构包括交替堆叠的多个栅极导体层和多个层间绝缘层；

形成封闭所述多个栅极导体的隔离层；

形成覆盖所述隔离层的阻隔层；以及

形成贯穿所述叠层结构的导电通道；

其中，所述叠层结构通过隔离层与所述导电通道绝缘，所述导电通道通过阻隔层与所述隔离层彼此隔开。

12.根据权利要求11所述的方法，所述隔离层为氧化物层。

13.根据权利要求11所述的方法，在形成叠层结构之前，形成第一叠层结构，所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；

采用多个栅极导体层置换所述多个牺牲层，形成叠层结构。

14.根据权利要求13所述的方法，其中，形成叠层结构的步骤包括：

形成贯穿所述第一叠层结构的栅线缝隙；

通过栅线缝隙去除所述第一叠层结构中的所述多个牺牲层，以形成与所述栅线缝隙连通的空腔；

通过栅线缝隙在所述栅线缝隙和所述空腔中填充金属层；以及

对所述金属层进行蚀刻，重新形成栅线缝隙，从而将所述金属层分割成不同层面的所述多个栅极导体。

15.根据权利要求11所述的方法，还包括：在所述衬底中形成掺杂区。

16.根据权利要求14所述的方法，在形成空腔的步骤和填充金属层的步骤之间，还包括：经由所述栅线缝隙，在所述多个层间绝缘层的表面上形成核层。

17.根据权利要求14所述的方法，其中，在重新形成栅线缝隙的步骤中，所述栅线缝隙将同一层面的栅极导体分割成多条栅线。

18.根据权利要求11所述的方法，其中，在形成导电通道之前还包括：

在所述栅线缝隙中沉积阻挡层。