[发明专利]一种UVLO保护电路

说明书

本发明提供了一种UVLO保护电路，在基准电路和滤波电容之间加入一个NMOS管，利用NMOS管自身的阈值电压和基准电压之和构成UVLO的阈值电压，只有当NMOS管的栅压大于UVLO阈值电压后，电路才有输出，否则电路一直处于UVLO保护状态，电源电压通过上拉电流镜和下拉电流镜构成电流镜比较器的输出级后，由于电路上拉电流能力远大于下拉电流能力，电流镜比较级输出电压几乎接近电源端电压，该电压传输到NMOS管的栅极，从而不影响电路的PSRR值。

技术领域

本发明涉及电路领域，尤其是一种保护电路。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)是目前在电子产品中应用最多的电源管理电路。为了使LDO正常稳定的工作，芯片电源电压从零开始缓慢上升，达到最小工作电压后，芯片开始正常工作。在一些特殊设备中由于芯片内部功能模块的工作，芯片的输出电流增大，芯片的电源电压会产生波动。在电源电压过低时芯片内部电路会产生很大的功耗，电源电压过高时输出端可能会出现过充现象，就会造成芯片内部电路的烧毁和影响到整个电路系统的稳定性。所以为了保证LDO正常工作，在电路设计时，需要加入欠压锁定(Under Voltage Lock Out，UVLO)电路来保证只有当电源高于UVLO阈值时，环路才能输出正常的值，也就是确保当输入电压低于最小工作电压时电路处于保护状态。

目前UVLO电路使用最多的方案是将输入电压的分压作为比较电压与基准电压进行比较后，判断电路是否处于欠压，在比较电压比基准电压低时，关断后端的电路，达到保护电路的目的。虽然这种方法可以有效地保护电路，但也存在一定的缺点：电路内部的结构过于复杂，并且电路工作时因为增加了UVLO模块，内部功耗较大，这就无疑增加了电路的设计成本和难度。

发明内容

为了克服现有技术的不足，本发明提供一种简单的UVLO保护电路，主要用于相关保护电路领域，来解决相关领域的技术难题。

本发明解决其技术问题所采用的技术方案是：

一种UVLO保护电路，包括P沟道增强型MOS管M1、P沟道增强型MOS管M2，N沟道增强型MOS管M3-M5，基准电路模块，滤波电容C以及输入Vcc端口和Vout端口，所述Vcc端口与外部输入电源端连接，所述Vout端口为UVLO保护电路基准输出端口。

所述P沟道增强型MOS管M1源极连接输入电源Vcc端，P沟道增强型MOS管M1栅极连接P沟道增强型MOS管M2的栅极，P沟道增强型MOS管M1漏极连接自身的栅极、P沟道增强型MOS管M2的栅极；所述P沟道增强型MOS管M2源极连接输入电源Vcc端，P沟道增强型MOS管M2栅极连接P沟道增强型MOS管M1的栅极，P沟道增强型MOS管M2漏极连接N沟道增强型MOS管M4的漏极和N沟道增强型MOS管M5的栅极。

所述N沟道增强型MOS管M3源极接地，N沟道增强型MOS管M3栅极连接N沟道增强型MOS管M4的栅极，N沟道增强型MOS管M3漏极连接自身的栅极和N沟道增强型MOS管M4的栅极；所述N沟道增强型MOS管M4源极接地，N沟道增强型MOS管M4栅极连接N沟道增强型MOS管M3的栅极和漏极，N沟道增强型MOS管M4的漏极连接P沟道增强型MOS管M2的漏极和N沟道增强型MOS管M5的栅极。

所述P沟道增强型MOS管M1、M2构成上拉电流镜模块，N沟道增强型MOS管M3、M4构成的下拉电流镜模块，上拉电流镜模块和下拉电流镜模块共同构成电流镜比较器的输出级。

所述N沟道增强型MOS管M5栅极连接P沟道增强型MOS管M2漏极和N沟道增强型MOS管M4漏极，N沟道增强型MOS管M5漏极连接基准电路输出端，N沟道增强型MOS管M5源极连接滤波电容C的正极板和整体电路输出Vout端口。

所述基准电路模块输出端连接N沟道增强型MOS管M5的漏极。