[发明专利]一种基于TDPL逻辑的全加器

说明书

本发明公开了一种基于TDPL逻辑的全加器，包括两个异或门、三个与非门和六个缓冲器，每个异或门和每个与非门的工作逻辑分别为三相双轨预充逻辑，全加器在一个周期内实现一次求值运算，当放电控制信号和预充控制信号进入低电平时，全加器进入预充阶段，当求值信号由低电平变为高电平时，全加器实现求值运算，当放电控制信号由低电平变为高电平时，全加器进入放电状态；优点是通过三相双轨预充逻辑的异或门和三相双轨预充逻辑的与非门作为全加器的基本单元，在每个工作周期内输出都从预充电高电平开始放电至低电平，消耗能量恒定，具有能量消耗与所处理数据相互独立的特征，防御逆向工程攻击的同时具有抗DPA攻击的特性，功耗较低。

技术领域

本发明涉及一种全加器，尤其是涉及一种基于TDPL逻辑的全加器。

背景技术

随着超大规模集成电路和信息安全技术的发展，知识产权(IntellectualProperty,IP)的保护受到越来越多的关注。然而，对IP核展开的攻击方式层出不穷，逆向工程是快速掌握设计者核心技术的途径。攻击者通过逆向工程剖析芯片的内部结构，提取电路网表，掌握芯片的实际功能，影响设计者的合法利益，芯片克隆等行为更是严重侵犯设计者的知识产权。针对加密芯片，攻击者绕过密码算法本身，采集不同轮函数加密过程中泄露出来的物理信息，使用统计学方法推测出密钥，这种攻击方式被称为旁道攻击，其中，差分功耗分析(Differential Power Analysis,DPA)就是旁道攻击中一种高效实用的攻击方式，防御DPA攻击成为当下研究的热点。因此抗逆向工程和DPA的密码器件具有广阔的应用前景。

加法运算是最常用的运算操作，理论上乘、减和除运算都能转化为加法运算。加法器是组成算术运算器的最基本部件，广泛应用于各种数字加密系统中处理不同字长的数据。在全加器实现方面，基于绝热动态差分逻辑实现的全加器在安全性方面存在一定的欠缺，易受到DPA的攻击，并且时序控制复杂，且与CMOS电路交互时需设计复杂的的接口电路；基于查找表的差分逻辑实现的全加器虽然有着良好的抗DPA攻击性能，但逆向工程无法防御，且所需的晶体管较多，面积、功耗开销较大；基于灵敏放大型逻辑实现的全加器输出负载电容不完全一致，仍有可能作为DPA攻击的突破点。

发明内容

本发明所要解决的技术问题是提供一种能够防御逆向工程和差分功耗分析的联合攻击，且具有低功耗的基于TDPL逻辑的全加器。