[发明专利]一种碳化硅MOSFET器件及其制备方法

说明书

本发明涉及一种碳化硅MOSFET器件，由下向上依次层叠设置的漏极、N型SiC衬底层、N型漂移层；JFET区、沟道、P阱，依次位于N型漂移层上，且另一边关于JFET区对称，P阱的厚度小于所述沟道的厚度；P型接触区、N型接触区，均位于P阱上，P型接触区位于P阱上的边缘位置，P型接触区、N型接触区和沟道依次接触；源极，位于p型接触区和部分N型接触区上；第一SiO₂栅氧化层，位于部分N型接触区和沟道上；隔离槽，位于N型接触区上，且位于源极和第一SiO₂栅氧化层之间；第二SiO₂栅氧化层，位于JFET区上；多晶硅，位于第一SiO₂栅氧化层和第二SiO₂栅氧化层上。

技术领域

本发明涉及一种碳化硅半导体器件制备领域，具体涉及一种碳化硅MOSFET器件及其制备方法。

背景技术

碳化硅(SiC)具有优良的物理和电学特性，具有宽禁带、高热导率、高击穿场强、高饱和电子漂移速率以及良好的化学稳定性、极强的抗辐照能力和机械强度等优点。因此，SiC成为研制高温、大功率、高频功率器件的理想材料，具有广泛的应用前景。SiC可以通过热氧化生成二氧化硅，因此能够利用SiC材料制备低导通电阻，高开关速度的MOSFET器件。

碳化硅金属氧化物半导体场效应晶体管(MOSFET)是一种广泛使用的碳化硅功率器件。对于一种高性能高可靠性的功率器件，需要有足够高的耐压能力，承受高压主电路通断。同时，要有尽量低的导通电阻，降低器件工作损耗，达到高效、环保和节能的要求。

现有工艺主要是通过减小JFET区宽度并增大P阱区掺杂浓度和结深，来制备碳化硅功率MOSFET器件，一方面增大了器件导通电阻，另一方面需采用高能高剂量铝离子注入，增大了工艺难度。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种+发明名称。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种碳化硅MOSFET器件，由下向上依次层叠设置的漏极1、N型SiC衬底层2、N型漂移层；

JFET区5、沟道6、P阱7，依次位于所述N型漂移层上，所述P阱7的厚度小于所述沟道6的厚度；

P型接触区8、N型接触区9，均位于所述P阱7上，且所述P型接触区8位于所述P阱7上的边缘位置，所述P型接触区8、所述N型接触区9和所述沟道6，依次接触；

源极10，位于所述P型接触区8和部分所述N型接触区9上；

第一SiO₂栅氧化层11，位于部分所述N型接触区9和所述沟道6上；

隔离槽14，位于所述N型接触区9上，且位于所述源极10和所述第一SiO₂栅氧化层11之间；

第二SiO₂栅氧化层12，位于所述JFET区5上；

多晶硅13，位于所述第一SiO₂栅氧化层11和所述第二SiO₂栅氧化层12上。

在本发明的一个实施例中，所述N型漂移层包括缓冲层3和N型外延层4，其中，所述N型漂移层厚度为10～13μm、氮离子掺杂浓度为1×10¹⁵cm^-3～9×10¹⁵cm^-3。

在本发明的一个实施例中，所述P阱7深度为0.5～0.8μm、掺杂浓度为1×10¹⁸cm^-3～5×10¹⁸cm^-3。