[发明专利]一种具有多个硬件IP核的芯片防护方法

说明书

本发明公开了一种具有多个硬件IP核的芯片防护方法，包括加密过程和解密过程，加密过程中对每个硬件IP核分别加密，解密过程中对每个硬件IP核分别解密；优点是通过在加密过程中对每个硬件IP核分别加密，在解密过程中对每个硬件IP核分别解密，当某个硬件IP核的解密秘钥正确时才能实现该硬件IP核的解锁，由此可以对芯片内每个硬件IP核独立的进行防护，避免芯片内部各个独立硬件IP核被旁道攻击和芯片探针等方式攻击，灵活性好，且防护性能高。

技术领域

本发明涉及一种，尤其是涉及一种具有多个硬件IP核的芯片防护方法。

背景技术

随着超大规模集成电路和信息技术的发展，软/硬件系统已经获得广泛应用，而全球化的供应链导致半导体芯片受到多重威胁,例如成员信息泄漏、暴力攻击、旁道攻击、反向工程和IP盗版等。现有的典型的硬件IP核防护方法通常采用密钥匹配硬件IP核的加密方式，其原理是在设计过程中在硬件IP核内预存一组16/32/64位的特定序列，并设计密钥匹配检测电路，只有当芯片的输入密钥和硬件IP核内部的特定序列相等时，硬件IP核才能正常工作，以此实现对硬件IP核的防护。

然而这种简典型的硬件IP核防护方法中，密钥匹配结果只有对与错，输入密钥正确则解锁全部硬件IP核，输入密钥错误则所有硬件IP核都不可用，对于具有多个(至少两个)硬件IP核的芯片功能解锁不够灵活，并且简单密钥匹配方法主要针对整体芯片的防护，但是内部各个独立硬件IP核容易被旁道攻击和芯片探针等方式攻击，防护性能较低。

发明内容

本发明所要解决的技术问题是提供一种灵活性好，且防护性能高的具有多个硬件IP核的芯片防护方法。

本发明解决上述技术问题所采用的技术方案为：一种具有多个硬件IP核的芯片防护方法，包括加密过程和解密过程，所述的加密过程中对每个硬件IP核分别加密，所述的解密过程中对每个硬件IP核分别解密。

所述的加密过程具体包括以下步骤：

①将芯片包括的硬件IP核的数量记为N，根据硬件IP核设计者设定的各硬件IP核的权重，按照权重从大到小的顺序将这些硬件IP核进行排序，权重最大的硬件IP核排在第1个，权重最小的硬件IP核排在第N个，将第i个硬件IP核的序号记为IPi，i＝1，2，…，N；

②在N个硬件IP核中分别预设一个特征矢量，每个特征矢量分别包括N+1个4位二进制数，将第i个硬件IP核中预设的特征矢量记为K_IPi，K_IPi＝[a_i1a_i2…a_iN a_i(N+1)]，其中a_ij为特征矢量K_IPi中第j个4位二进制数，j＝1，2，…,N+1；

③采用N个硬件IP核的特征矢量构建一个正交混淆矩阵，将该正交混淆矩阵O记为O，其中O的表达式为：

④设定K_IPi的简化特征矢量变量，将其记为K'_IPi，对K'_IPi以及正交混淆矩阵O分别依次进行首次N-1轮更新，具体如下：

第1轮更新过程为：采用公式K'_IPA1＝K_IPA1-K_IP1×a_(A1)1÷a₁₁对K'_IPA1进行第1次更新，采用K'_IPA1更新后的值对K_IPA1的值进行更新，然后再对正交混淆矩阵O进行更新，使其K_IPA1为最新值，A1＝2—N，表示A1从2开始依次向上取值直至A1等于N，每次计算时公式中的K_IPA1、K_IP1、a_(A1)1和a₁₁均为其最新值；