[发明专利]NMOS管及其制造方法

说明书

本发明公开了一种NMOS管，包括：在硅衬底的表面形成有P阱；在P阱表面形成有栅极结构；在栅极结构的两侧形成有凹槽；在凹槽中嵌入式外延层，嵌入式外延层包括：硅种子层，硅磷主体层，位于硅磷主体层和硅种子层之间的双屏蔽层，双屏蔽层由材料不同的第一屏蔽层和第二屏蔽层叠加而成；突出到凹槽顶部的硅盖帽层；硅磷主体层具有磷重掺杂的结构，双屏蔽层用于减少嵌入式外延层的磷向周侧的P阱中外扩的数量从而减少并防止外扩的磷对的沟道的影响。本发明还公开了一种NMOS管的制造方法。本发明能改善器件的短沟道效应并从而改善器件的稳定度。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种NMOS管；本发明还涉及一种NMOS管的制造方法。

背景技术

HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。采用HKMG的MOS晶体管中，NMOS的源区和漏区往往采用嵌入式外延层，NMOS的嵌入式外延层的材料通常为SiP，通过嵌入式外延层改变NMOS的沟道区的应力并形成有利于改善NMOS的沟道区的电子的迁移率的张应力，从而能改善NMOS的沟道区的电子迁移率，降低沟道电阻。

随着技术的发展，器件的关键尺寸(CD)越来越小，如现有HKMG工艺的技术节点即CD已经达28nm以下，这使得器件的短沟道效应(short channel effect)越来越严重，使器件的性能如器件的稳定性受到严重的影响。

发明内容

本发明所要解决的技术问题是提供一种NMOS管，能改善器件的短沟道效应，提高器件的稳定度。为此，本发明还提供一种NMOS管的制造方法。

为解决上述技术问题，本发明提供的NMOS管包括：

在硅衬底的表面形成有P阱。

在所述P阱表面形成有栅极结构，被所述栅极结构覆盖的所述P阱表面用于形成沟道。

在所述栅极结构的两侧的所述P阱中形成有凹槽。

在所述凹槽中嵌入式外延层，所述嵌入式外延层包括：

形成于所述凹槽的内侧表面的硅种子层(Si seed)，将所述凹槽填充的硅磷(SiP)主体层(Body)，位于所述硅磷主体层和所述硅种子层之间的双屏蔽层(dual barrierlayer)，所述双屏蔽层由材料不同的第一屏蔽层和第二屏蔽层叠加而成；突出到所述凹槽顶部的硅盖帽层(Cap)。

所述硅盖帽层将所述硅种子层、所述硅磷主体层和所述双屏蔽层的表面覆盖。

所述硅磷主体层具有磷重掺杂的结构。所述双屏蔽层用于减少所述嵌入式外延层的磷向周侧的所述P阱中外扩的数量从而减少并防止外扩的磷对的所述沟道的影响，从而能改善器件的短沟道效应并从而改善器件的稳定度。

进一步的改进是，所述栅极结构为HKMG。

进一步的改进是，在所述栅极结构两侧的所述嵌入式外延层中形成有由N+区组成的源区和漏区。

进一步的改进是，所述第一屏蔽层的材料为氮化硅(SiN)，所述第二屏蔽层的材料为碳化硅(SiC)。

进一步的改进是，所述栅极结构由伪栅结构定义，所述伪栅结构在所述源区和所述漏区形成之后去除，并在所述伪栅结构去除的区域中形成所述栅极结构。

所述伪栅结构包括形成于所述P阱表面的第一栅介质层和多晶硅伪栅。

进一步的改进是，所述凹槽自对准定义于所述多晶硅伪栅的两侧，所述源区和所述漏区自对准定义于所述多晶硅伪栅的两侧。

进一步的改进是，所述凹槽的两侧面都呈“∑”形。

进一步的改进是，在所述伪栅结构的两侧形成有氮化硅侧墙。