[发明专利]具有锗硅源漏的PMOS管的制造方法

说明书

本发明公开了一种具有锗硅源漏的PMOS管的制造方法，包括步骤：步骤一、提供形成有PMOS管对应的栅极结构的硅衬底，各PMOS管至少具有两种间距结构；步骤二、在各PMOS管的栅极结构两侧形成嵌入式锗硅外延层，包括分步骤：步骤21、统计所述PMOS管所具有的间距值；步骤22、对每一种间距值设计一个光罩；步骤23、依次采用对应的光罩形成对应的光刻胶图形，在对应的光刻胶图形的定义下形成和间距值相对应的栅极结构两侧的凹槽，在凹槽中填充锗硅外延层，使最后形成的各种嵌入式锗硅外延层的顶部表面位置趋于相同。本发明能改善PMOS管的间距不同对应的锗硅外延生长的负载效应，提高较大间距的PMOS管的效能。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有锗硅源漏的PMOS管的制造方法。

背景技术

MOS晶体管特别是PMOS管的源漏区往往需要形成嵌入式锗硅外延层，嵌入式锗硅外延层能够对PMOS管的沟道区的应力进行调制从而有利于提高PMOS的载流子迁移率，从而提高PMOS管的电学性能。

现有技术中，在同一半导体衬底如硅衬底上往往会集成具有多种间距(Spacing)的PMOS管，间距通常是指PMOS管的栅极之间的距离，栅极所覆盖的区域为沟道的形成区域。在形成嵌入式锗硅外延层时需要先在PMOS管的栅极两侧的间距中形成凹槽，凹槽通常具有∑形状；之后再在凹槽中进行锗硅外延生长形成嵌入式锗硅外延层，由于形成于凹槽的锗硅外延层时嵌入到硅衬底中故称为嵌入式锗硅外延层。形成凹槽时通常在栅极结构的侧面形成有侧墙，凹槽的宽度直接由相邻的侧墙定义，故凹槽的宽度通常和栅极结构之间的间距趋于相等。当同一衬底上形成有多种如两种间距的PMOS管时，大间距区域中的PMOS管对应的凹槽较大，在锗硅外延填充中，较宽的凹槽的锗硅外延速率较小，这样在较宽的沟槽和较窄的沟槽中同时外延生长锗硅外延层时就会出现外延生长负载效应，这种外延生长负载效应即表现为较宽的凹槽的锗硅外延生长速率低于较窄的凹槽的锗硅外延生长速率，最后使填充于较宽的凹槽中的嵌入式锗硅外延层的顶部表面的高度低于较窄的凹槽中的嵌入式锗硅外延层的高度。由于较宽的凹槽中的嵌入式锗硅外延层的高度较低，使得具有较大间距的PMOS管会产生由于嵌入式锗硅外延层不足而导致的通道即沟道内应力不够而使效能减少的缺陷，嵌入式锗硅外延层对通道的应力为拉应力(strain)，效能减小表现为PMOS管的阈值电压(Vt)增加以及漏极饱和电流(Idsat)降低。

如图1所示，现有具有锗硅源漏的PMOS管的制造方法形成的器件结构图；现有具有锗硅源漏的PMOS管的制造方法包括如下步骤：

步骤一、提供一硅衬底101，在所述硅衬底101的表面形成PMOS管对应的栅极结构103，各所述栅极结构103的侧面形成有侧墙；同一所述硅衬底101上集成有多个所述PMOS管，各所述PMOS管至少具有两种间距结构。

在所述硅衬底101表面形成有浅沟槽场氧102，由所述浅沟槽场氧102隔离出有源区，各所述PMOS管形成于对应的有源区中。

各种具有不同的所述间距的各所述PMOS管的形成区域对应的有源区不同并隔离有对应的所述浅沟槽场氧102。

所述侧墙的材料为氮化硅。

图1中，集成在同一所述硅衬底101中的所述PMOS管具有两种间距结构，间距分别为第一间距s101和第二间距s102，所述第一间距s101大于所述第二间距s102，步骤23中所述第一间距s101对应的凹槽为第一凹槽203a，所述第二间距s102对应的凹槽为第二凹槽203b，所述第一凹槽203a的宽度大于所述第二凹槽203b的宽度。

步骤二、采用光刻工艺将所述第一间距s101对应的PMOS管的形成区域201和所述第二间距s102对应的PMOS管的形成区域202都打开，之后进行刻蚀同时形成所述第一凹槽203a和所述第二凹槽203b。