[发明专利]半导体器件

说明书

公开了一种半导体器件，该半导体器件包括：基板，包括有源电路区域和围绕有源电路区域的边界区域，边界区域包括基板的边缘部分；第一下部导电图案，设置在边界区域的基板上；以及第一上部导电图案，在第一下部导电图案上方连接到第一下部导电图案，其中，第一上部导电图案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分，并且第一上部导电图案的第三部分连接到第一下部导电图案。

相关申请的交叉引用

本申请要求于2017年11月22日在韩国知识产权局递交的韩国专利申请号10-2017-0156422的优先权，其全部内容通过引用合并于此入。

技术领域

本发明构思涉及一种半导体器件，更具体地，涉及一种包括减少和/或防止裂纹和/或湿气的引导结构的半导体器件。

背景技术

集成电路是半导体材料(其通常是硅)上的一组电子电路。半导体集成电路以前端工艺(包括光学工艺、沉积工艺和蚀刻工艺，其通过掺杂和清洁来补充)制造。一旦前端工艺完成，制备晶片以用于测试和封装。

已经开发了许多不同的封装技术，包括晶片级封装技术。晶片级封装技术以晶片的形式完成，并且在切割晶片之后，完成每个半导体芯片管芯。

当执行晶片的切割时，可能发生碎裂、分层或微裂纹，这可能对半导体芯片管芯中的集成电路造成不利影响。而且，当湿气渗透通过半导体芯片管芯的边界部分时，可能对半导体芯片管芯中的集成电路造成不利影响。

发明内容

本发明构思的方面提供了一种半导体器件，能够通过沿着半导体芯片的边界区域形成的引导结构来改善元件的可靠性。

本发明构思的另一方面提供了一种用于制造半导体器件的方法，能够通过使用金属线迹(stitch)结构减小布线的电阻来改善元件的性能，该金属针脚结构指示在相同层级中具有不同厚度布线的结构。

根据本发明构思的一些示例实施例，提供了一种半导体器件，包括：基板，包括有源电路区域和围绕有源电路区域的边界区域，边界区域包括基板的边缘部分；第一下部导电图案，设置在边界区域的基板上；以及第一上部导电图案，在第一下部导电图案上方连接到第一下部导电图案，其中，第一上部导电图案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分，并且第一上部导电图案的第三部分连接到第一下部导电图案。

根据本发明构思的一些示例实施例，提供了一种半导体器件，包括：基板，包括有源电路区域和围绕有源电路区域的边界区域；第一鳍型图案，设置在有源电路区域的基板上；栅电极，位于第一鳍型图案上；金属前(pre-metal)绝缘层，位于所述第一鳍型图案和所述栅电极上；边界区域中的第一下部导电图案和第二下部导电图案，第一下部导电图案和第二下部导电图案设置在金属前绝缘层上的第一金属面并且彼此间隔开；第一上部导电图案，设置在高于第一金属面的第二金属面处，并且连接到第一下部导电图案；以及第二上部导电图案，设置在第二金属面处，与第一上部导电图案间隔开，并且连接到第二下部导电图案，其中，第一上部导电图案包括具有第一厚度的第一部分、具有大于第一厚度的第二厚度的第二部分、以及具有大于第二厚度的第三厚度的第三部分，并且第一上部导电图案的第一部分设置在第一上部导电图案的第二部分与第一上部导电图案的第三部分之间。

根据本发明构思的一些示例实施例，提供了一种半导体器件，包括：基板，包括有源电路区域和围绕有源电路区域的边界区域，边界区域包括基板的边缘部分；以及第一导电防护结构，在边界区域的基板上围绕有源电路区域，其中，第一导电防护结构包括第一板图案、第一板图案上的第二板图案、以及用于将第一板图案与第二板图案连接的连通图案，第二板图案与第一板图案间隔开，其中，第二板图案包括具有第一厚度的第一部分、以及具有大于第一厚度的第二厚度的第二部分。