[发明专利]一种降低芯片功耗的方法在审
| 申请号： | 201811251540.1 | 申请日： | 2018-10-25 |
| 公开（公告）号： | CN109217656A | 公开（公告）日： | 2019-01-15 |
| 发明（设计）人： | 沈雪峰;曹俊;郭良;符均;陈伟 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | H02M3/04 | 分类号： | H02M3/04 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 高博 |
| 地址： | 710049 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片功耗 芯片内核 外部 芯片 供电 电源连接 软件优化 输出电压 外部电容 依赖软件 管脚 滤波 内核 上电 电源 并用 输出 | ||
1.一种降低芯片功耗的方法，其特征在于，将外部DC/DC电路与芯片内核电源连接，外部DC/DC电路输出电压高于芯片内核电源电压，芯片与DC/DC电路同时上电，当DC/DC输出接到芯片内核电源外部电容滤波管脚时，芯片内部LDO电路关闭，内核通过外部DC/DC电路供电。
2.根据权利要求1所述的降低芯片功耗方法，其特征在于，外部DC/DC电路输出电压高于内核电源电压20～100mV。
3.根据权利要求2所述的降低芯片功耗方法，其特征在于，其特征在于，当DC/DC电源转换效率高于85％，芯片内部LDO电路转换效率低于50％时，使用外部DC/DC电路取代内部LDO电路，可降低芯片内部功耗。
4.根据权利要求1或2所述的降低芯片功耗方法，其特征在于，外部DC/DC电路包括外部DC/DC电路输出脚(4)、DC/DC接地脚(5)和DC/DC电源输入脚(6)，外部DC/DC电路输出脚(4)与芯片内核电源滤波管脚(2)连接，DC/DC接地脚(5)与芯片接地管脚(3)连接，芯片内核电源滤波管脚(2)与芯片接地管脚(3)之间并联连接滤波电容，滤波电容与芯片接地管脚(3)共地连接；DC/DC电源输入脚(6)分两路，一路与VDD连接，另一路与芯片供电管脚(1)连接，芯片供电管脚(1)分两路，一路与芯片IO连接，另一路经LDO电路分别与芯片内核电源滤波管脚(2)以及内核连接。
5.根据权利要求4所述的降低芯片功耗方法，其特征在于，DC/DC电源输入脚(6)与芯片供电电源或系统电源连接。
6.根据权利要求5所述的降低芯片功耗方法，其特征在于，系统电源为5V或12V。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811251540.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：可延长断电后维持时间的电源供应器
- 下一篇：一种新型高增益直流升压变换器
