[发明专利]数据输出电路、包括其的存储装置和存储装置的操作方法

权利要求书

1.一种存储装置，所述存储装置包括：

存储单元阵列，所述存储单元阵列被配置为存储输入数据；

时钟发生器电路，所述时钟发生器电路被配置为使用参考时钟产生第一时钟和第二时钟；

相位信息发生器电路，所述相位信息发生器电路被配置为将所述参考时钟的相位与所述第一时钟和所述第二时钟中的至少一个时钟的相位进行比较，并且作为比较结果产生相位信息；

中间数据发生器电路，所述中间数据发生器电路被配置为使用所述第一时钟将从所述存储单元阵列提供的所述输入数据的一部分串行化以产生多个第一数据，将所述输入数据的其余部分串行化以产生多个第二数据，以及使用所述相位信息选择性地交换所述多个第一数据和所述多个第二数据以产生多个中间数据；以及

输出数据发生器电路，所述输出数据发生器电路被配置为使用所述第二时钟将所述多个中间数据串行化，以产生输出数据，并通过一条输出数据线输出所述输出数据。

2.根据权利要求1所述的存储装置，其中，所述第一时钟的频率与所述参考时钟的频率相同，所述第二时钟的频率为所述参考时钟的频率的两倍。

3.根据权利要求1所述的存储装置，其中，所述中间数据发生器电路包括：

时钟选择器电路，所述时钟选择器电路被配置为使用所述相位信息选择包括在所述第一时钟中的多个时钟中的一个时钟；以及

第一串行化电路，所述第一串行化电路被配置为使用所选择的时钟产生所述多个第一数据和所述多个第二数据。

4.根据权利要求1所述的存储装置，其中，所述中间数据发生器电路包括：

延迟电路，所述延迟电路被配置为将所述多个第二数据延迟预定时间并输出多个延迟后的第二数据。

5.根据权利要求4所述的存储装置，其中，所述中间数据发生器电路还包括：

数据交换电路，所述数据交换电路被配置为使用所述相位信息选择性地交换所述多个第一数据和所述多个延迟后的第二数据，以产生多个第三数据。

6.根据权利要求5所述的存储装置，其中，所述中间数据发生器电路还包括：

第二串行化电路，所述第二串行化电路被配置为使用所述第一时钟将所述多个第三数据串行化，以产生所述多个中间数据。

7.根据权利要求6所述的存储装置，其中，所述第一时钟包括具有第一相位的时钟和具有第二相位的时钟，

其中，所述第二串行化电路使用具有所述第一相位的时钟将所述多个第三数据的一部分串行化，并使用具有所述第二相位的时钟将所述多个第三数据的其余部分串行化。

8.根据权利要求1所述的存储装置，其中，所述输出数据发生器电路包括：

数据对齐电路，所述数据对齐电路被配置为使用所述第二时钟将所述多个中间数据对齐，使得所述多个中间数据以规则的时间间隔输出为对齐数据。

9.根据权利要求8所述的存储装置，其中，所述输出数据发生器电路还包括：

对齐数据输出电路，所述对齐数据输出电路被配置为将所述对齐数据串行化以输出所述输出数据。

10.根据权利要求9所述的存储装置，其中，所述对齐数据输出电路使用从所述第二时钟产生的第三时钟进行操作。

11.一种存储装置的操作方法，所述存储装置包括存储输入数据的存储单元阵列，所述操作方法包括：

使用参考时钟产生第一时钟和第二时钟；

产生与所述第一时钟和所述第二时钟相关的相位信息；

使用所述第一时钟，将从所述存储单元阵列提供的所述输入数据的一部分串行化以产生多个第一数据，并将所述输入数据的其余部分串行化以产生多个第二数据；

使用所述相位信息选择性地交换所述多个第一数据和所述多个第二数据，以产生多个中间数据；以及

使用所述第二时钟将所述多个中间数据串行化以产生输出数据，并通过一条输出数据线输出所述输出数据。