[发明专利]半导体结构的形成方法

说明书

在此提供一种半导体结构的形成方法。此方法包括形成材料层于基板上，并形成光阻层于材料层之上。光阻层包括无机材料及辅助剂，且无机材料包括复数个金属核及复数个第一连结基团，其中第一连结基团键结至金属核。此方法亦包括进行曝光工艺，以曝光光阻层的一部分，其中在曝光工艺期间，辅助剂与第一连结基团进行反应。此方法亦包括蚀刻光阻层的一部分，以形成经过图案化的光阻层，并使用经过图案化的光阻层作为掩模，以将材料层图案化。此方法亦包括移除经过图案化的光阻层。

技术领域

本发明实施例涉及一种半导体结构的形成方法，且特别有关于一种包括微影工艺的半导体结构的形成方法。

背景技术

半导体装置使用于各种电子应用中，例如，个人电脑、移动电话、数码相机和其他电子设备。半导体装置通常通过以下方式而制造，包括在半导体基板上按序沉积绝缘或介电层、导电层及半导体层等材料层，使用微影工艺图案化上述各材料层，借此在此半导体基板上形成电路组件及元件。通常在单一半导体晶圆上制造许多集成电路，并且通过沿着切割线在集成电路之间进行切割，以将各个晶粒单一化。上述各个晶粒通常分别地封装于，例如，多芯片模块中，或是其他类型的封装中。

然而，这些进步增加了集成电路在加工与制造方面的复杂性。由于部件尺寸持续缩减，工艺也持续变得更难以进行。因此，以越来越小的尺寸形成可靠的半导体装置已成为一种挑战。

发明内容

本发明的一实施例提供一种半导体结构的形成方法，包括：形成材料层于基板之上；形成光阻层于材料层之上，其中光阻层包括无机材料及辅助剂，其中无机材料包括复数个金属核及复数个第一连结基团，且其中第一连结基团键结至金属核；通过进行曝光工艺，以曝光光阻层的一部分，其中在曝光工艺期间，辅助剂与第一连结基团进行反应；蚀刻光阻层的一部分，以形成经过图案化的光阻层；通过使用经过图案化的光阻层作为掩模，以将材料层图案化；以及移除经过图案化的光阻层。

本发明的另一实施例提供一种半导体结构的形成方法，包括：形成材料层于基板之上；形成底层于材料层之上；形成中间层于底层之上；形成光阻层于中间层之上，其中光阻层包括复数个无机材料，其中无机材料包括复数个金属核及复数个第一连结基团，且其中第一连结基团键结至金属核；形成修饰层于光阻层之下或之上，其中修饰层包括辅助剂；通过进行曝光工艺，以曝光光阻层的一部分，其中在曝光工艺期间，辅助剂与第一连结基团进行反应；显影光阻层，以形成经过图案化的光阻层；显影修饰层，以形成经过图案化的修饰层；通过使用经过图案化的光阻层作为掩模，而将中间层图案化，以形成经过图案化的中间层；移除经过图案化的光阻层及经过图案化的修饰层；以及通过使用经过图案化的中间层作为掩模，而将底层图案化，以形成经过图案化的底层。

本发明的又一实施例提供一种半导体结构的形成方法，包括：形成材料层于基板之上；形成底层于材料层之上；形成中间层于底层之上；形成光阻层于中间层之上，其中光阻层包括无机材料及辅助剂，其中无机材料包括复数个第一连结基团键结至复数个金属核，且其中辅助剂包括复数个第二连结基团；通过进行曝光工艺，以曝光光阻层的一部分，其中在曝光工艺期间，第二连结基团与第一连结基团进行反应；蚀刻光阻层的一部分，以形成经过图案化的光阻层；通过使用经过图案化的光阻层作为掩模，而移除中间层的一部分，以形成经过图案化的中间层；以及通过使用经过图案化的中间层作为掩模，而移除底层的一部分，以形成经过图案化的底层。

附图说明

根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

图1A到图1D示出依据本发明的一些实施例的形成半导体结构的各个工艺阶段的剖面图。

图2A示出依据本发明的一些实施例的进行曝光工艺之前的光阻层的化学结构的示意图。

图2B示出依据本发明的一些实施例的进行曝光工艺之后的光阻层的化学结构的示意图。