[发明专利]一种扩展内存装置、扩展内存系统、扩展内存的访存方法

说明书

本申请公开了一种扩展内存装置，Cache一致性控制器将通过QPI总线接收到的预设CPU的访存信息发送至非易失存储器控制器；非易失存储器控制器用于将访存信息转化为非易失存储器存储介质的读写数据信息以使非易失存储器存储介质的完成读写操作。采用CPU与Cache一致性控制器通过QPI总线连接进行内存扩展，进而实现对扩展内存的读取，避免了通过I/O进行访问，大幅度提升了访问效率，并且Cache一致性控制器连接还实现了对DRAM和扩展内存的统一编址。本发明还提供扩展内存系统、扩展内存的访存方法、Cache一致性控制器、扩展内存的访存设备、计算机可读存储介质，具有如上述方法相同的有益效果。

技术领域

本申请涉及存储领域，特别涉及一种扩展内存装置、扩展内存系统、扩展内存的访存方法、Cache一致性控制器、扩展内存的访存设备及计算机可读存储介质。

背景技术

大数据时代环境下，服务器系统对内存的速度、容量、能耗和可靠性提出了极高的需求。目前内存技术的发展遇到了自身的问题，现有的DRAM(Dynamic Random AccessMemory，动态随机存取存储器)尺寸已经到达其CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)工艺的极限，当内存技术继续发展，工艺尺寸进一步降低，电子的微观特性将越来越明显，加上器件本身的物理特性制约等因素，传统的DRAM介质在数据可靠性、寿命、功耗等诸多问题上将面临困境。

近年来，随着相变存储器PCM等为代表的非易失存储器的发展，传统的内存与存储分离的界限逐渐变得模糊，推进了存储技术的发展。随着非易失存储器技术的发展，采用非易失存储器和传统DRAM组建异构混合内存体系可以在保持成本和能耗优势的前提下大幅提升内存容量，从而避免传统计算设施中内存-磁盘访问模式下I/O能力受限的问题，使计算不仅可以在DRAM内存上进行，也可以在非易失存储设备上进行，从而提高大数据处理的性能。

将DRAM与NVM(Non-volatile Memory，非易失存储器)一起连接到内存总线上以构成异构内存的方式，从而可以结合两者的优势，具有大容量、高性能、非易失性的特征。在异构内存系统中，连接到内存总线上的DRAM和PCM分别由各自的内存控制器负责，上层总控制器统一负责各内存系统中数据的调度。现有技术方案通过I/O控制器扩展非易失存储介质，I/O路径长，访存延迟大；无法对混合内存硬件统一编址。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

有鉴于此，发明的目的在于提供一种扩展内存装置，能够有效缩短访问路径及减小访存延迟，实现对混合内存的统一编址。本发明的另一目的是提供扩展内存系统、扩展内存的访存方法、Cache一致性控制器、扩展内存的访存设备、计算机可读存储介质。

本申请的目的是提供一种扩展内存装置，包括：Cache一致性控制器、非易失存储器控制器和非易失存储器存储介质；

所述Cache一致性控制器一端与预设服务器的预设CPU连接，另一端与所述非易失存储器控制器连接，所述非易失存储器存储介质与所述非易失存储器控制器连接；

所述Cache一致性控制器将通过QPI总线接收到的所述预设CPU的访存信息发送至所述非易失存储器控制器；所述非易失存储器控制器用于将所述访存信息转化为所述非易失存储器存储介质的读写数据信息以使所述非易失存储器存储介质的完成读写操作。

优选地，所述非易失存储器存储介质包括多个数据分区。

优选地，所述非易失存储器控制器为PCM控制器，所述非易失存储器存储介质为PCM存储介质。

本申请一种扩展内存系统，包括预设服务器，如上述的扩展内存装置。