[发明专利]一种检测闪存器件耦合率的器件及其制作方法

说明书

本发明提出一种检测闪存器件耦合率的器件制作方法，包括：在衬底上形成浅槽隔离和闪存单元的有源区，测试的单个浮栅器件引出的一侧有源区靠近引出端的尺寸变大；在衬底上形成阱区；在阱区域上方形成隧穿栅氧化层；在隧穿栅氧化层上方形成浮栅；对浮栅进行回刻蚀，增加耦合率；在浮栅上方形成浮栅介质层和控制栅，测试的单个浮栅器件引出的一侧有源区上方的控制栅靠近引出端的尺寸变大；对控制栅进行刻蚀，刻蚀出浮栅引出端，在测试的单个浮栅器件引出的一侧有源区上方去除控制栅；形成源漏极和侧墙结构；随后完成硅金化以及后续其它工艺过程，形成最终结构。本发明不用增加额外的模板或者光照就能实现对于浮栅结构器件的高准确性测试。

技术领域

本发明涉及半导体集成电路制造领域，且特别涉及一种检测闪存器件耦合率的器件及其制作方法。

背景技术

闪存(Flash)是一种电性可重复编程的只读存储器，由于其发展迅速，已经是存储器市场的支柱。闪存与其他非挥发性存储器相比，具有很多优点。与传统的电性可重复编程的只读存储器相比，闪存在进行电擦除和重复编程的工程中，并不需要在系统中加入额外的外部高电压，而且闪存具有存储单元密度大，集成度高，成本低的特点。目前，闪存由于其优良的性能，被厂泛的应用在移动通讯、数据处理、智能终端、嵌入式系统等高新技术产业，如个人电脑及其外部设备、汽车电子、网络交换机、互联网设备和仪器仪表，同时还包括新型的数码相机、个人数字助理、智能手机和平板电脑等。随着这些电子产品被越来越多的人们接受和使用，对闪存的功能、容量、功耗都提出了更高的要求。

具有浮栅结构的闪存，具体就是在场效应晶体管(FET，Field EffectTransistor)管中加入浮栅，通过浮栅中电子的状态来存储一个比特的信息，即“0”或者“1”。这种浮栅即位于控制栅和栅氧化层(Tunnel oxide)之间，其中控制栅(CG)和浮栅(FG)由浮栅绝缘层隔开。

为了提高存储器件的擦写速度，即加快电子隧穿栅氧化层的速度，我们可以通过两种方式：一种是，减薄栅氧化层的厚度，但这种方式会对数据保持(Data Retention)和耐久力(Endurance)有非常大的影响，为了保证器件可靠性，必须保证一定的栅氧化层厚度。另一种是，提高耦合率(Coupling Ratio：即Vcg在浮栅上的分压)，通过增加浮栅绝缘层的电容的方式可以在不改变栅氧化层厚度的基础上提高栅氧化层上的分压，有效的增加耦合率，提高器件擦写速度。因此精确的检测闪存器件的耦合率至关重要。

测试闪存器件(flash cell)耦合率(coulpling ratio)的方法是浮栅结构(FG)器件的阈值电压(VTH(fg))与UV之后闪存器件的阈值电压(VTH(cg))相除。由于单一器件较小，为了排除工艺稳定性带来的影响，一般是很多阵列中选取一个作为检测的结构。具有浮栅结构的闪存器件的制作工艺流程比较特殊，传统的浮栅闪存单元的浮栅(FG)是和闪存单元的有源区(CAA)一起形成的，为了不增加额外的模板或光照，降低成本，浮栅结构器件的浮栅(FG)也只能通过有源区(CAA)形成。传统的浮栅器件结构，相当于闪存器件，在浮栅引出的那边下方必须有有源区，上方仍然有控制栅(CG)，这颗器件对于有源区和控制栅的工艺非常敏感，假如工艺发生偏差，有源区的尺寸大于控制栅的尺寸，所有阵列中的器件都有可能会联通，导致大的漏电，影响器件的测试结果。同时由于浮栅尺寸小而长，浮栅上方有控制栅，也不能形成硅金化物，因此其电阻较大，也会影响器件的准确性。

传统的检测闪存器件耦合率的器件(FG器件)的制作步骤如图1a～图1d所示：

(1)在衬底上形成浅槽隔离(STI)，以及闪存单元的有源区(CAA)，如图1a所示。

(2)在上述衬底上形成阱区。

(3)在上述阱区域上方形成隧穿栅氧化层(Tunnel oxide)。

(4)在上述隧穿栅氧化层上方形成浮栅(FG)。

(5)浮栅(FG)回刻蚀，增加耦合率。