[发明专利]一种超导量子比特芯片

说明书

本申请公开了一种超导量子比特芯片，包括准一维网链结构布局的超导量子比特阵列和操控读取微波电路，每个网状单元内包含n个量子比特，相邻网络之间共享m(m和n为自然数，n＞m≥2)个共享型量子比特用于网状单元间互联；网状单元内的每个超导量子比特耦合到同一个共平面超导微波谐振腔，用于网络内量子比特的互联；每个量子比特各自耦合于一个共平面超导微波谐振腔，并进一步耦合于共平面微波传输线，连接于外部电路，用于量子比特状态读取。本申请可有效防止量子比特互联断点的可能，极大地提高互联可靠性，并可增加纠错编码设计的灵活性，有效降低量子比特操控和读取电路的复杂度，具有重要的科学研究和工业应用前景。

技术领域

本发明涉及但不限于超导量子计算技术领域，尤其涉及一种超导量子比特芯片。

背景技术

量子计算机是一种使用量子逻辑进行通用计算的设备。相比传统计算机，量子计算机在解决重要特定问题时运算时间可大幅度减少，因而受到广泛关注。量子计算机的核心是大量相互作用的量子比特构成的量子芯片。

基于超导材料制成的量子芯片可以利用现有的半导体工艺技术实现大规模的集成，超导量子比特在相互作用控制、选择性操作以及纠错等进行量子计算所需要的关键性指标方面展现出较其他物理体系更为优越的性能，是最有希望实现量子计算机的平台之一。

超导量子芯片的架构方式，即超导量子比特在芯片上的布局操控方式，是量子计算机的关键设计之一，它对量子芯片制造工艺的复杂度、容错性，对量子纠错编码设计的灵活性，对量子计算机的性能、占用的物理资源等问题都有重要的影响。随着芯片上量子比特数目的增多，这个影响变得更为显著，合理的量子计算机芯片架构是实现可扩展大规模超导量子计算机的关键因素。

附图1(a)和附图1(b)所示为两种目前常见的量子比特在芯片上的布局示意图。附图1(a)为一维量子比特布局(如Google，Rigetti Computing等公司近期采用)，其中近邻量子比特之间互相直接耦合，芯片平面内另一个维度可以用来布控量子比特操控和状态读取的相关电路，这种布局方式的量子线路简单直观，但量子比特互联的可靠度较低，一旦链路中某个量子比特失效，量子比特之间的两两耦合会被打破，因而这种量子芯片的容错性较差。附图1(b)为二维布局的量子比特(IBM，Intel等公司计划采用的方案)，又称作表面编码方式(surface code)，其优点在于量子芯片容错性相对较高，可以运行量子纠错算法，但是这种量子比特布局的芯片电路复杂度很高，仍然存在量子比特互联断点的可能，而且控制和读取电路需要在第三个维度布线完成互联，需要三维集成电路，从而导致芯片制造工艺极其复杂，影响了芯片的可靠性。

可以预见，对于采用上述两种架构的量子芯片，随着超导量子比特数目的增多，对量子比特完全操控所需引入的控制线布局、信号交叉影响以及微波设备的需求也会呈现快速增长，这无疑会成为大规模量子计算机实现的制约条件。

发明内容

为了解决上述技术问题，本发明提出一种新型超导量子比特芯片，该发明包括：采用准一维的网链结构布局超导量子比特；可对网链结构中的任意一个量子比特进行量子态读取和单比特量子逻辑门操作；可对网状单元内的任意两个量子比特进行双比特量子逻辑门操作；可实现相邻网状单元间的双量子比特逻辑门操作，实现量子比特全互联；网状单元内的超导量子比特个数能够根据纠错编码的要求而灵活调整，从而构建可容错的逻辑量子比特，实现容错量子计算。

为了达到本发明目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种超导量子比特芯片，包括：准一维布局的超导量子比特阵列和操控读取微波电路；

其中，所述超导量子比特阵列包括：两个或两个以上呈链式排列的网状单元；

每个所述网状单元内包含n个超导量子比特，所述n个超导量子比特包括共享型超导量子比特和非共享型超导量子比特；相邻网状单元之间共享m个共享型超导量子比特；其中，所述共享型超导量子比特用于网状单元间互联，m和n为自然数，nm≥2；