[发明专利]存储模块数据访问控制方法、数据访问装置和芯片

说明书

本申请涉及一种存储模块数据访问控制方法、数据访问装置和芯片，该方法包括：检测外设模块触发的外设事件；根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块；外设访问请求信号用于控制存储模块与对应的外设模块进行数据传输。根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块，以控制存储模块与对应的外设模块进行数据传输。通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输，可实现不同外设模块对同一个存储模块的分时复用，很好的节省存储模块的存储资源，且减小了芯片的面积和功耗，降低了芯片制作成本。

技术领域

本申请涉及数据访问控制技术领域，特别是涉及一种存储模块数据访问控制方法、数据访问装置和芯片。

背景技术

随机存取存储器(Random Access Memory，RAM)是一种与CPU(CentralProcessing Unit，中央处理器)直接进行数据交换的内部存储器，可分为静态RAM和动态RAM。在MCU(Micro Control Unit，微控制单元)芯片设计中，RAM的大小将影响芯片的成本和面积，理论上在满足应用的要求下RAM的大小越小，就会减小芯片的制作成本。

随着市场需求的增大，MCU芯片的功能也越来越多样化，也就要求了内部的IP(Intellectual Property，知识产权)模块也越来越多。这些IP模块中有的需要处理大量的数据，为了满足数据处理的要求，传统的存储器数据访问控制结构是在IP模块内部集成RAM模块。当IP模块要存储数据到RAM时，直接用内部的RAM模块，不用通过总线再去访问公共的RAM块，从而提高芯片的处理速度。然而，给每一个有RAM模块需要的IP模块都分配一定大小的RAM块，会导致RAM块的大量使用会增加芯片的制作成本。

发明内容

基于此，有必要针对传统的存储器数据访问控制结构导致芯片制作成本高的问题，提供一种可降低芯片制作成本的存储模块数据访问控制方法、数据访问装置和芯片。

一种存储模块数据访问控制方法，包括：

检测外设模块触发的外设事件；

根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块；所述外设访问请求信号用于控制所述存储模块与对应的外设模块进行数据传输。

一种数据访问装置，包括外设模块、PES模块和存储模块，所述外设模块连接所述PES模块，所述PES模块连接所述存储模块，所述PES模块用于通过上述方法进行数据访问控制。

一种芯片，包括上述数据访问装置。

上述存储模块数据访问控制方法、数据访问装置和芯片，根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块，以控制存储模块与对应的外设模块进行数据传输。通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输，可实现不同外设模块对同一个存储模块的分时复用，很好的节省存储模块的存储资源，且减小了芯片的面积和功耗，降低了芯片制作成本。

附图说明

图1为一实施例中存储模块数据访问控制方法的流程图；

图2为另一实施例中存储模块数据访问控制方法的流程图；

图3为又一实施例中存储模块数据访问控制方法的流程图；

图4为一实施例中数据访问装置的结构框图；

图5为一实施例中数据访问装置的时分复用原理图；

图6为一实施例中数据访问装置的外设访问请求信号生成逻辑图。

具体实施方式