[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有层间介电层；在所述层间介电层上形成图案化的掩膜层；以所述图案化的掩膜层为掩膜执行第一干法刻蚀工艺，以在所述层间介电层中形成第一凹槽；执行沉积工艺，以形成覆盖所述第一凹槽侧壁的聚合物层；以所述聚合物层为掩膜执行第二干法刻蚀工艺，以在所述第一凹槽底部形成第二凹槽，所述第一凹槽和所述第二凹槽构成梯形通孔。本发明提供的半导体器件的制造方法，仅通过一次光刻工艺即可实现梯形通孔的制备，从而简化了工艺流程，降低了制造成本，更有利于工业化的生产。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

目前，在集成电路制造上对新工艺和工艺改进有着强烈的需求，即以更小的尺寸来制造器件和电路，并使之具有更高密度、更多数量和更高的可靠性。随着线宽的持续减小，芯片内部的互连线的尺寸也需要相应地缩小，以便容纳更小尺寸的部件，这使得用于互连的深沟槽或是深孔的填充变得异常困难。

在利用PVD或CVD等沉积方法在深沟槽或深孔中填充W合金或其他导电金属材料时，金属原子会优先在孔或槽的顶部开口处生长，即出现悬突(Overhang)，随着填充时间的增加，顶部开口处会优先发生闭合，从而在孔或槽的内部形成空洞(Void)。随着孔或槽的线宽的减小和深度的增加，形成的空洞更加明显，从而影响整个器件的电学稳定性，甚至使得整个器件失效。

因此，为了解决上述问题，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底上形成有层间介电层；

在所述层间介电层上形成图案化的掩膜层；

以所述图案化的掩膜层为掩膜执行第一干法刻蚀工艺，以在所述层间介电层中形成第一凹槽；

执行沉积工艺，以形成覆盖所述第一凹槽侧壁的聚合物层；

以所述聚合物层为掩膜执行第二干法刻蚀工艺，以在所述第一凹槽底部形成第二凹槽，所述第一凹槽和所述第二凹槽构成梯形通孔。

示例性地，所述第一刻蚀工艺、所述沉积工艺和所述第二刻蚀工艺是在同一反应腔体内执行的。

示例性地，所述聚合物层的材料包括氟碳聚合物。

示例性地，所述沉积工艺的工艺气体包括氟碳气体、氟氢碳气体和氩气。

示例性地，所述氟碳气体包括CF₄、C₄F₈、C₄F₆和/或C₅F₈，所述氟氢碳气体包括CH₂F₂、CH₃F和/或CHF₃。

示例性地，通过控制所述第一干法刻蚀工艺的工艺时间来控制所述第一凹槽的深度，通过控制所述第二干法刻蚀工艺的工艺时间来控制所述第二凹槽的深度，通过控制所述沉积工艺的工艺时间来控制所述聚合物层的厚度。