[发明专利]电路引脚结构

说明书

本发明揭示一种电路引脚结构，其包含一第一引脚与一第二引脚。该第一引脚具有一第一凸块连接部与一第一引线段，该第一引线段连接于该第一凸块连接部，该第一引线段的宽度小于该第一凸块连接部的宽度。该第二引脚相邻于该第一引脚，并与该第一引脚之间具有一引脚间隙，且具有一第二凸块连接部与一第一引线段，该第二引脚的该第一引线段连接于该第二凸块连接部，该第二凸块连接部与该第一凸块连接部呈错位排列，该第二凸块连接部相邻该第一引脚的该第一引线段。

技术领域

本发明是有关于一种电路引脚结构，尤其是一种增加相邻引脚间的间隙(Gap)，而提高被生产的稳定度且符合细间距(Fine pitch)的电路引脚结构。

背景技术

由于近年来电子装置的功能性需求不断提升，电子装置内的芯片(IntegratedCircuit，IC)所需的接脚数量随的增加，导致相邻接脚间的间隙越来越狭小。所以在芯片封装制程中，为了在有限的空间中制作更多的引脚，以满足芯片高接脚数量的发展趋势，在封装上的引脚结构需以细间距(Fine Pitch)为目标，而缩小相邻引脚间的间隙。但是，由于相邻引脚间的间隙狭小，容易导致蚀刻液难以进入相邻引脚间，如此即造成不易蚀刻甚至无法蚀刻出引脚结构的问题。在封装技术的相关文献中，例如美国专利公告号US6,222,738B1与中华人民共和国专利公告号CN1099135C2，皆未提出引脚结构以细间距为目标的技术内容，而且也未针对蚀刻问题提出解决方案。因此，目前的芯片封装制程中，引脚结构的间隙限制已经局限了芯片设计，举例而言，一般封装厂会限制引脚结构的间距的最小值(例如20μm)，以确保相邻的引脚结构具有足够大的间隙，此即造成有限的电路空间中可容纳的引脚结构数量受限。

鉴于上述习知技术的不足，本发明提供一种电路引脚结构，可在无需修改制程参数、无需提升机台能力及不增加制造成本下稳定被形成，且形成的电路引脚结构能稳定符合细间距(Fine Pitch)的目标，如此即提升生产良率。

发明内容

本发明的目的，在于提供一种电路引脚结构，其运用颈缩设计增加相邻引脚间的间隙，而让生产制程稳定形成符合细间距目标的引脚结构，以提升制造良率。

本发明揭示一种电路引脚结构，其包含一第一引脚与一第二引脚。该第一引脚具有一第一凸块连接部与一第一引线段，该第一引线段连接于该第一凸块连接部，该第一引线段的宽度小于该第一凸块连接部的宽度。该第二引脚相邻于该第一引脚，并与该第一引脚的间具有一引脚间隙，且具有一第二凸块连接部与一第一引线段，该第二引脚的该第一引线段连接于该第二凸块连接部，该第二凸块连接部与该第一凸块连接部呈错位排列，该第二凸块连接部相邻该第一引脚的该第一引线段。

附图说明

图1：其为本发明的薄膜覆晶封装的一实施例的侧视图；

图2：其为本发明的电路引脚结构应用于薄膜覆晶封装的一第一实施例的俯视图；

图3：其为本发明的电路引脚结构应用于薄膜覆晶封装的一第二实施例的俯视图；

图4：其为本发明的电路引脚结构的一第二实施例的示意图；

图5：其为本发明的电路引脚结构的一第三实施例的示意图；

图6：其为本发明的电路引脚结构的一第四实施例的示意图；

图7：其为本发明的电路引脚结构的一第五实施例的示意图；

图8：其为本发明的电路引脚结构的一第六实施例的示意图；

图9：其为本发明的电路引脚结构的一第七实施例的示意图；

图10：其为本发明的电路引脚结构的一第八实施例的示意图；及

图11：其为本发明的电路引脚结构的一第九实施例的示意图。

【图号对照说明】