[发明专利]封装装置及其制作方法

说明书

本发明涉及一种封装装置，其包括一第一导线层、一第一导电柱层、一介电材料层、一第二导线层、一第二导电柱层以及一第一铸模化合物层。第一导线层具有相对的一第一表面与一第二表面。第一导电柱层设置于第一导线层的第一表面上，其中第一导线层与第一导电柱层嵌设于介电材料层内。第二导线层设置于第一导电柱层与介电材料层上。第二导电柱层设置于第二导线层上，其中第二导线层与第二导电柱层嵌设于第一铸模化合物层内。

本发明是一件分案申请，其母案是申请日为2014年6月24日、申请号为201410288574.3、发明名称为“封装装置及其制作方法”的中国发明专利。

技术领域

本发明是有关于一种封装装置及其制作方法，特别是有关于一种半导体封装装置及其制作方法。

背景技术

在新一代的电子产品中，不断追求更轻薄短小，更要求产品具有多功能与高性能，因此，集成电路(Integrated Circuit,IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求，为此电子产业开发新型构装技术，将电子元件嵌入基板中，大幅缩小构装体积，也缩短电子元件与基板的连接路径，另外还可利用增层技术(Build-Up)增加布线面积，以符合轻薄短小及多功能的潮流趋势。

集成电路(Integrated Circuit,IC)的封装技术在高阶技术的需求下，绝大部分的高阶芯片皆采用倒装芯片(Flip Chip,FC)形成，特别是在一种芯片尺寸封装(ChipScale Package,CSP)为目前集成电路基板适用在封装方式的主流产品，其主要应用于智能手机、平板、网通、笔记本电脑等产品，需要在高频高速下运作及需要轻薄短小的集成电路封装。对于封装用的承载板而言，则朝向细线路间距、高密度、薄型化、低成本化与高电气特性发展。

公知的无芯基板(Coreless Substrate)技术可以摆脱传统基板必须使用BT树脂基覆铜板(Bismaleimide Triazine,BT)或FR-5基板作为核心的限制，进而达到基板材料成本缩减、降低基板使用层数或提升基板I/O密度。而公知的无芯基板最主要可分为模制互连基板(Molded Interconnection Substrate,MIS)与嵌入式图案电镀(Embedded PatternPlating,EPP)二大类。

图1为公知的铸模化合物基板结构示意图，其为模制互连基板的无芯基板结构。铸模化合物基板结构10，其包括有第一导电柱层100、金属层110、第二导电柱层120、铸模化合物层(Molding Compound Layer)130、介电材料层(Dielectric Material Layer)140、第三导电柱层150及防焊层160。第一导电柱层100具有相对的上表面与下表面，金属层110设置在第一导电柱层的下表面上，第二导电柱层120设置在第一导电柱层100的上表面上。铸模化合物层130设置在第一导电柱层100与第二导电柱层120的部份区域内。介电材料层140设置在铸模化合物层130上，第三导电柱层150设置在第二导电柱层120、铸模化合物层130与介电材料层140上，防焊层160设置在介电材料层140与第二导电柱层150上。

然而，上述公知的铸模化合物基板结构依旧具有以下缺点:(1)关于细线路设计必须还要使用介电材料层140来增加铸模化合物层130与各导电柱层之间的结合力，如此将造成制造工艺繁复且成本提高。(2)当防焊层160设置在介电材料层140与第三导电柱层150上时，亦即在球栅阵列(Ball Grid Array,BGA)封装工艺中，球栅阵列开口的解析度与防焊层160的膜层厚度均匀性也都会严重影响后段封装工艺的可靠度。