[发明专利]一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法

说明书

本发明提供了一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法，所述掩模板包括多个晶粒图形以及位于相邻的晶粒图形之间的切割道图形，所述切割道图形包括交叉位置图形和非交叉位置图形，所述交叉位置图形位于相邻四个晶粒图形之间，且与相邻的所述非交叉位置图形连接，所述晶粒图形和交叉位置图形为具有缺角的方形，以增加切割道交叉位置的面积，同时还降低了晶粒研磨过程中以及后续封装过程中晶粒之间相互碰撞的作用力，从而降低了晶粒碎裂的风险。

技术领域

本发明涉及半导体集成电路制造领域，尤其涉及一种掩模板、晶圆、晶粒以及等离子刻蚀裂片的方法。

背景技术

集成电路在晶圆之上形成，通常使用掺杂、淀积、光刻和刻蚀等工艺处理形成于晶圆之上的半导电性、导电性或绝缘性的材料层以形成集成电路。每个晶圆经处理而形成数量庞大且包含有集成电路的单个区域，这些区域又称为芯片(die)。

在集成电路形成工艺后，将晶圆切割成小块(diced)而使晶粒之间彼此分开，以用于后续的封装或以封装的形式用于较大电路中。晶圆切割是沿着预先形成的刻线在整个晶圆表面上移动，这些刻线沿着晶片之间的空间延伸，此等空间通常称为“切割道”。而等离子体切割是现在比较常用的切割晶圆的方法。

发明人研究发现，刻蚀在研磨之前的工艺中，等离子体切割晶圆时，在切割道的交叉位置，等离子刻蚀裂片的沟槽深度深于非交叉位置的沟槽的深度，尤其以交界点的沟槽深度最深，特别是在第二次等离子刻蚀，即衬底刻蚀时，切割道交叉位置的深度比非交叉位置的深度深，导致在后续的研磨工艺中，切割道交叉位置最先磨穿，使得未分离的晶圆晃动造成晶圆效率降低，从而增加了研磨时间，降低了生产效率，同时增加了研磨时晶粒碎裂的风险，另外，在后续的封装拿取时晶粒间的相互碰撞，同样存在晶粒碎裂的风险，从而影响晶粒的品质。

发明内容

本发明的目的之一在于提供一种掩模板，以得到由该掩模板曝光制备的晶圆上的晶粒的每个角均具有缺角，以及切割道的交叉位置面积增大。

本发明的另一目的在于提供一种晶圆、晶粒以及等离子刻蚀裂片的方法，以缩短具有缺角的晶圆在研磨过程中由于切割道交叉位置的深度过深而造成的研磨时间，以及降低研磨工艺中和后续的拿取中的晶粒破裂的风险。

为了解决上述问题，本发明提供一种掩模板，包括多个晶粒图形以及位于相邻的晶粒图形之间的切割道图形，所述切割道图形包括交叉位置图形和非交叉位置图形，所述交叉位置图形位于相邻四个晶粒图形之间，且与相邻的所述非交叉位置图形连接，所述晶粒图形和交叉位置图形均为具有缺角的方形。

可选的，每个所述晶粒图形有四个缺角，所述缺角对应的图形呈直角三角形状，所述缺角是三角形的斜边。

可选的，所述直角三角形状的两个直角边的边长相等，且所述直角边的边长范围为5μm～10μm。

本发明还提供了一种晶圆，采用上述掩模板曝光制备而成。

可选的，所述晶圆包括多个晶粒以及位于相邻晶粒之间的切割道，所述切割道包括交叉位置和非交叉位置，所述交叉位置位于相邻四个晶粒之间，且与相邻的所述非交叉位置连接，所述晶粒和切割道的交叉位置均具有缺角。

本发明还提供了一种等离子刻蚀裂片的方法，采用了上述晶圆，所述等离子刻蚀裂片的方法包括以下步骤：

在待裂片的所述晶圆的正面形成牺牲层；对形成牺牲层的待裂片的所述晶圆的所述切割道的交叉位置进行第一次等离子刻蚀，形成第一沟槽的孔洞部分，并在牺牲层上形成有机物，使得孔洞中填满所述有机物；在所述有机物上形成掩模层，并图形化所述掩模层，以形成切割道的非交叉位置的掩模图案，对所述切割道的非交叉位置进行第一次等离子刻蚀，并进一步的对所述非交叉位置进行部分的第二次等离子刻蚀，形成第一沟槽的剩余部分，所述第一沟槽的剩余部分的深度深于第一沟槽的孔洞部分的深度；清除所述掩模层和有机物；以及以所述牺牲层为硬掩模，对所述第一次等离子刻蚀后的待裂片晶圆的切割道上进行第二次等离子刻蚀，形成第二沟槽。