[发明专利]现场错误恢复

权利要求书

1.一种用于针对与基于快速外围部件互连PCIe的协议兼容的设备的错误遏制的装置，包括：

与下游端口错误遏制模式相关联的能力结构；以及

下游端口，其中，所述下游端口包括硬件实现的逻辑，包括：

I/O逻辑，用于支持通过串行数据链路与另一设备的通信；以及

错误逻辑，用于：

确定与分组相关联的不可校正的错误；

确定在所述能力结构内设定了特定位，以指示所述下游端口错误遏制模式针对所述下游端口被启用，其中，所述下游端口错误遏制模式用于在所述下游端口处遏制不可校正的错误；

至少部分地基于所述特定位被设置以指示所述下游端口错误遏制模式被启用，而设定下游端口错误遏制状态位以触发所述下游端口错误遏制模式；

停止来自处于所述下游端口错误遏制模式的所述下游端口的向下游的业务，以避免传播与所述不可校正的错误相关联的数据破坏，并且允许错误恢复；以及

检测所述下游端口错误遏制状态位被软件清零；

其中，所述I/O逻辑用于基于所述下游端口错误遏制状态位的清零而尝试重新训练所述链路。

2.根据权 利要求1所述的装置，其中，所述I/O逻辑包括用于实现所述基于快速外围部件互连PCIe的协议的物理层、数据链路层和事务层的逻辑。

3.根据权利要求1所述的装置，其中，所述错误逻辑还用于在所述下游端口错误遏制模式中合成一个或多个完成分组。

4.根据权利要求1所述的装置，其中，所述错误逻辑用于在所述下游端口错误遏制模式内用信号传送可校正的错误以指示所述不可校正的错误而不是用信号传送不可校正的错误。

5.根据权利要求4所述的装置，其中，至少部分地基于所述错误逻辑确定针对不可校正的错误的信号控制位在寄存器中被设定而用信号传送所述可校正的错误。

6.根据权利要求1所述的装置，其中，基于软件的管理器用于在所述下游端口错误遏制状态位被设定时尝试恢复所述不可校正的错误。

7.根据权利要求1所述的装置，其中，所述不可校正的错误包括致命的或非致命的不可校正的错误中的一个。

8.根据权利要求1所述的装置，其中，软件设定所述特定位以启用所述下游端口错误遏制模式。

9.根据权利要求1所述的装置，其中，所述错误逻辑用于报告所述不可校正的错误。

10.一种用于针对与基于快速外围部件互连PCIe的协议兼容的设备的错误遏制的方法，包括：

接收互连上的分组，其中，所述互连对计算机中的一组设备进行耦合；

在所述一组设备中的特定设备的下游端口处检测与所述分组相关联的不可校正的错误；

根据所述特定设备的扩展能力结构中的特定位，确定下游端口错误遏制模式针对所述下游端口被启用，其中，所述下游端口错误遏制模式用于在所述下游端口处遏制不可校正的错误；

基于所述下游端口错误遏制模式被启用，而设定下游端口错误遏制状态位以触发所述下游端口错误遏制模式；

停止来自处于所述下游端口错误遏制模式的所述下游端口的向下游的业务，以避免传播与所述错误相关联的数据破坏，并且允许错误恢复；

检测所述下游端口错误遏制状态位被软件清零；以及

基于所述下游端口错误遏制状态位的清零而尝试重新训练链路。

11.一种用于针对与基于快速外围部件互连PCIe的协议兼容的设备的错误遏制的系统，包括用于执行根据权利要求10所述的方法的单元。

12.一种用于针对与基于快速外围部件互连PCIe的协议兼容的设备的错误遏制的设备，包括：

存储指令的存储器；以及

耦合到所述存储器的处理器，所述指令在被所述处理器执行时执行根据权利要求10所述的方法。