[发明专利]一种通讯系统

说明书

本发明公开了一种通讯系统，所述系统包括采用总线型低电压差分信号总线的一个主设备以及多个从设备，其中：所述主设备以及所述从设备均包括发送端口以及接收端口，所述发送端口以及所述接收端口为两对总线型低电压差分信号差分线；所述主设备的发送端口接到所述从设备的接收端口，所述主设备的接收端口接到所述从设备的发送端口。相较于现有技术，本发明的系统抗干扰能力强，可靠性高，可以在多个板卡间提供更可靠、更高速的数据通讯。

技术领域

本发明涉及计算机领域，具体涉及一种通讯系统。

背景技术

随着通讯技术的发展，通讯系统的硬件部分构成日趋复杂，大多数系统的硬件部分均由多个板卡构成。多个板卡之间需要交互数据，板卡间对大量数据进行高速、实时传输的需求越来越多。出于对系统复杂度的控制及成本考虑，板卡间的通讯一般通过总线连接。

目前的板卡间总线一般都是异步时钟总线，传输速率较低，速率只能达到几兆比特每秒。少数的高速总线通讯协议物理层都要求每两块板卡之间互联，三块及三块以上板卡无法共享总线，并且需要专用、昂贵的通讯芯片。这样做不仅连线复杂，而且功能单一，灵活性低，成本较高，不能满足用户多样化的需求。

发明内容

针对现有技术存在的问题，为了在多个板卡间提供高速率、高可靠性的数据通讯，本发明提供了一种通讯系统，所述系统包括采用总线型低电压差分信号总线的一个主设备以及多个从设备，其中：

所述主设备以及所述从设备均包括发送端口以及接收端口，所述发送端口以及所述接收端口为两对总线型低电压差分信号差分线；

所述主设备的发送端口接到所述从设备的接收端口，所述主设备的接收端口接到所述从设备的发送端口。

在一实施例中，所述主设备以及所述从设备均包括发送模块，所述发送模块包括：

发送存储单元，其配置为存储待发送数据；

校验计算单元，其配置为对所述待发送数据进行校验计算，将校验计算结果与所述待发送数据整合后输出；

编码单元，其配置为对所述校验计算单元的输出结果进行编码；

并转串单元，其配置为将所述编码单元输出的数据转化为串行数据并输出。

在一实施例中：

在所述发送存储单元中，所述待发送数据以帧的形式被保存；

所述校验计算单元配置为将所述校验计算结果放置在所述待发送数据的帧尾部。

在一实施例中：

在所述发送存储单元中，所述待发送数据以帧的形式被保存；

所述编码单元还配置为在编码输出时增加帧头帧尾标志。

在一实施例中，所述编码单元配置为增加K码用于标志帧头帧尾。

在一实施例中，所述主设备以及所述从设备均还包括接收模块，所述接收模块包括：

串转并单元，其配置为将接收到的串行数据转化为并行数据；

解码单元，其配置为对所述串转并单元的输出结果进行解码；

校验核对单元，其配置为对所述解码单元的输出结果进行校验核对；

接收存储单元，其配置为存储所述校验核对单元输出的数据。

在一实施例中，所述编码单元以及所述解码单元采用8b/10b编码方式。

在一实施例中，所述校验计算单元以及所述校验核对单元采用CRC校验方式。

在一实施例中，所述系统采用轮训方式进行数据通讯，其中：