[发明专利]使用物理不可复制技术的纠缠与取回系统

权利要求书

1.一种纠缠与取回系统，包括：

反熔丝型PUF存储器胞阵列，可产生第一金钥、第二金钥与第三金钥；以及

处理电路，包括：顺序逻辑电路、打乱逻辑电路与加密逻辑电路，且该打乱逻辑电路连接至该顺序逻辑电路与该加密逻辑电路，其中该顺序逻辑电路包括循环移位寄存器；

其中，该加密逻辑电路连接至该反熔丝型PUF存储器胞以接收该第一金钥，该打乱逻辑电路连接至该反熔丝型PUF存储器胞以接收该第二金钥，该顺序逻辑电路连接至该反熔丝型PUF存储器胞以接收该第三金钥；

其中，在纠缠动作时，该加密逻辑电路接收明文与该第一金钥并进行加密程序后，产生第一数据；该打乱逻辑电路接收该第一数据与该第二金钥，并根据该第一数据与该第二金钥产生第二数据；该顺序逻辑电路接收该第二数据与该第三金钥并进行顺序调整程序后产生密文；以及，在取回动作时，该顺序逻辑电路接收该密文与该第三金钥并进行顺序回复程序后产生该第二数据；且该打乱逻辑电路接收该第二数据与该第二金钥，并根据该第二数据与该第二金钥产生该第一数据；且该加密逻辑电路接收该第一数据与该第一金钥并进行解密程序后，产生该明文；

其中，在该顺序调整程序时，该循环移位寄存器接收该第二数据，且该循环移位寄存器往第一方向位移该第三金钥数值的位数后产生该密文；

其中，在该顺序回复程序时，该循环移位寄存器接收该密文，且该循环移位寄存器往第二方向位移该第三金钥数值的位数后产生该第二数据。

2.一种纠缠与取回系统，包括：

反熔丝型PUF存储器胞阵列，可产生第一金钥、第二金钥与第三金钥；以及

处理电路，包括：顺序逻辑电路、打乱逻辑电路与加密逻辑电路，且该打乱逻辑电路连接至该顺序逻辑电路与该加密逻辑电路，其中该顺序逻辑电路包括第一寄存器、第二寄存器、第三寄存器以及多个异或门；

其中，该加密逻辑电路连接至该反熔丝型PUF存储器胞以接收该第一金钥，该打乱逻辑电路连接至该反熔丝型PUF存储器胞以接收该第二金钥，该顺序逻辑电路连接至该反熔丝型PUF存储器胞以接收该第三金钥；

其中，在纠缠动作时，该加密逻辑电路接收明文与该第一金钥并进行加密程序后，产生第一数据；该打乱逻辑电路接收该第一数据与该第二金钥，并根据该第一数据与该第二金钥产生第二数据；该顺序逻辑电路接收该第二数据与该第三金钥并进行顺序调整程序后产生密文；以及，在取回动作时，该顺序逻辑电路接收该密文与该第三金钥并进行顺序回复程序后产生该第二数据；且该打乱逻辑电路接收该第二数据与该第二金钥，并根据该第二数据与该第二金钥产生该第一数据；且该加密逻辑电路接收该第一数据与该第一金钥并进行解密程序后，产生该明文；

其中，在该顺序调整程序时，该第一寄存器接收该第二数据，该第二寄存器接收该第三金钥，该第一寄存器的地址与该第二寄存器中的该第三金钥进行异或运算并形成新的地址，根据该新的地址来调整该第一寄存器中该第二数据的顺序，并存储于该第三寄存器而成为该密文；

其中，在该顺序回复程序时，该第一寄存器接收该密文，该第二寄存器接收该第三金钥，该第一寄存器的该地址与该第二寄存器中的该第三金钥进行异或运算并形成该新的地址，根据该新的地址来调整该第一寄存器中该密文的顺序，并存储于该第三寄存器而成为该第二数据。