[发明专利]用于集成电路的互连及其制造方法

说明书

本发明涉及一种用于集成电路的互连及其制造方法，该方法包括：形成包括至少一个线的互连布局，所述至少一个线包括非扩散材料；在线上形成扩散阻挡层；形成开口，该开口完全延伸穿过扩散阻挡层并暴露线的一部分；在扩散阻挡层上沉积扩散层，使得扩散层的一部分接触线的所述部分；以及使扩散层热反应以形成金属性互连。使扩散层热反应将扩散层的材料化学地扩散到所述至少一个线中，并导致至少一个晶粒沿着所述至少一个线的长度从至少一个成核位置生长，所述至少一个成核位置被限定在扩散层的所述部分与线的所述部分之间的界面处。

技术领域

本公开总体上涉及互连及其制造方法。

背景技术

后段(BEOL)互连用在集成电路中以将电路的各个器件(例如晶体管)互连在一起，并用于进行芯片到封装连接。

然而，现有技术的互连通常包括相对短的晶粒。例如，现有技术的互连通常通过使金属层和连续地与金属层接触的半导体线反应而形成。在该现有技术工艺期间，硅化物沿着半导体线到处成核，结果导致了小的晶粒结构。

对于超标度线宽(例如，具有约20nm或更小的线宽的互连和/或具有小于约100nm²的横截面积的互连)，这些相对短的晶粒会导致互连中相对大的电阻。对现有技术的互连的大电阻的重要贡献是晶界散射。

此外，所提出的在互连线中实现相对较长的晶粒的现有技术方法，诸如衬垫构建和再结晶退火方法，仍然导致互连在超标度线宽处具有大的电线电阻。

发明内容

本公开涉及制造用于集成电路的金属性互连的方法的各种实施方式。在一个实施方式中，该方法包括：形成互连布局，该互连布局包括由非扩散材料形成的至少一个线；在所述至少一个线上形成扩散阻挡层；在扩散阻挡层中形成至少一个开口，所述至少一个开口完全延伸穿过扩散阻挡层并暴露所述至少一个线的一部分；在扩散阻挡层上沉积扩散层，使得扩散层的一部分接触所述至少一个线的所述部分；以及使扩散层的至少一部分热反应以形成金属性互连。使扩散层热反应将扩散层的材料化学地扩散到所述至少一个线中，并导致至少一个晶粒沿着所述至少一个线的长度从至少一个成核位置生长，所述至少一个成核位置被限定在扩散层的所述部分与所述至少一个线的所述部分之间的界面处。

使扩散层热反应可以使所述至少一个线硅化。

扩散层的所述部分可以向下延伸穿过扩散阻挡层中的所述至少一个开口。

所述至少一个线的所述部分可以向上延伸穿过扩散阻挡层中的所述至少一个开口。

扩散阻挡层可以是绝缘体。

非扩散材料可以是非晶硅或多晶硅。

扩散层可包括诸如镍的金属、或诸如镍合金的金属合金。

该方法可以包括：在使扩散层热反应之后，选择性地去除扩散层的未反应材料。该方法还可以包括：在选择性地去除扩散层的未反应材料之后，选择性地去除扩散阻挡层。

形成互连布局可以包括沉积非扩散材料、以及将非扩散材料图案化为所述至少一个线，或者包括将非扩散材料共形沉积到绝缘层中的镶嵌沟槽图案处。

该方法可以包括在所述至少一个线中形成至少一个着落垫。

使扩散层热反应可以在约350℃到约550℃的温度下执行。

本公开还涉及用于集成电路的互连的各种实施方式。在一个实施方式中，该互连包括金属性互连线的图案，其中图案的每个金属性互连线包括至少一个晶粒，所述至少一个晶粒沿着相应的金属性互连线的长度具有约20nm到约500nm的长度。

图案的每个金属性互连线可以具有约20nm或更小的宽度。

图案的每个金属性互连线可以包括硅化物。