[发明专利]MOS晶体管及其形成方法、以及闪存的形成方法有效

专利信息
申请号: 201811179994.2 申请日: 2018-10-10
公开(公告)号: CN109346408B 公开(公告)日: 2022-02-15
发明(设计)人: 邵永军 申请(专利权)人: 武汉新芯集成电路制造有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/78;H01L29/423;H01L27/11526;H01L27/11573
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅
地址: 430205 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: mos 晶体管 及其 形成 方法 以及 闪存
【权利要求书】:

1.一种MOS晶体管的形成方法,其特征在于,包括以下步骤:

提供一半导体衬底,所述半导体衬底上形成有介质层,所述介质层上形成有栅电极;

在所述介质层上形成图形化的第一掩模层,所述图形化的第一掩模层在所述栅电极的两侧形成有第一开口;

以所述栅电极以及图形化的第一掩模 层为掩模,对所述第一开口下方的半导体衬底进行第一次离子注入,以在所述半导体衬底中形成轻掺杂源/漏区;

以所述图形化的第一掩模 层为掩模,对所述第一开口暴露出的介质层执行刻蚀工艺,以减薄所述轻掺杂源/漏区上方的介质层的厚度,并去除所述图形化的第一掩模层;

在所述栅电极两侧形成间隙壁;

在所述介质层上形成图形化的第二掩模层,所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成有第二开口;

以所述间隙壁和图形化的第二掩模层为掩模,对所述第二开口下方的半导体衬底进行第二次离子注入,以在所述半导体衬底中形成重掺杂源/漏区,并去除所述图形化的第二掩模层;

在所述介质层上形成图形化的第三掩模层,所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口;以及

以所述图形化的第三掩模层为掩模,对所述第三开口暴露出的介质层执行刻蚀工艺,以去除位于重掺杂源/漏区上方的介质层,形成栅介质层。

2.如权利要求1所述的MOS晶体管的形成方法,其特征在于,所述半导体衬底上形成的介质层的厚度大于或等于

3.如权利要求1或2所述的MOS晶体管的形成方法,其特征在于,减薄后的位于轻掺杂源/漏区上方的介质层的厚度小于

4.如权利要求1所述的MOS晶体管的形成方法,其特征在于,以所述图形化的第一掩模层为掩模,对所述第一开口暴露出的介质层执行湿法刻蚀工艺,以减薄所述轻掺杂源/漏区上方的介质层的厚度,所述湿法刻蚀工艺的腐蚀液包括氢氟酸。

5.如权利要求1所述的MOS晶体管的形成方法,其特征在于,以所述图形化的第一掩模层为掩模,对所述第一开口暴露出的介质层执行干法刻蚀工艺,以减薄所述轻掺杂源/漏区上方的介质层的厚度,所述干法刻蚀工艺采用的刻蚀气体包括HCL、CL2、CH2F2和O2

6.一种MOS晶体管,由如权利要求1~5中任一项所述的MOS晶体管的形成方法制备而成,其特征在于,包括:

半导体衬底,所述半导体衬底中形成有源/漏区;

栅介质层,所述栅介质层位于所述半导体衬底上;

栅电极,所述栅电极位于所述栅介质层上,且所述源/漏区位于所述栅电极两侧;

间隙壁,所述间隙壁位于所述栅介质层上,且所述间隙壁位于所述栅电极两侧;

其中,位于所述间隙壁下方的栅介质层的厚度小于位于所述栅电极下方的栅介质层的厚度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201811179994.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top