[发明专利]一种高低电压通用的静电保护的静电阻抗器结构

说明书

本发明结构具有新颖性和通用性，适用于各种集成电路中，本发明公开了一种高低电压通用的静电保护的静电阻抗器结构，静电携带能量较高或较低时均可释放电流，并且结构简单易于实现。

技术领域

本发明属于静电保护电路（ESD，Electrostatic Discharge）技术领域，特别涉及一种高低电压通用的静电保护的静电阻抗器结构。

背景技术

ESD 是英文 Electrostatic Discharge（静电放电）的简称，它的产生通常是由于摩擦作用使物体带上静电，当带电物体接近或者接触另一物体时，由于存在电势差，电荷便会由一个物体转移到另一个物体，在转移的过程中可能会发出响声甚至有电火花出现。由于放电的时间很短，电流又很大，器件很容易被烧毁。随着技术的进步，工艺的改进，微电子器件的尺寸降低，集成度提高，因此静电放电对微电子器件的危害日趋严重。在 CMOS 集成电路领域早已进入深亚微米阶段并已经实用化，栅氧厚度更薄，使得栅氧的击穿电压大大降低，因此，微电子元器件对静电变得更加敏感。为了保证芯片的正常工作，必须应用各种抗静电放电损伤的技术，使静电对电子元器件的危害减低到最小程度。

根据专利“谢婷婷,周业成,王勇,倪文海,徐文华. 一种ESD电路的RC型静电钳位电路[P]. 浙江：CN106532671A,2017-03-22. ”（参考文献1）当静电携带能量较大时，VDD电压开始升高，此时net1节点体现的是电容电压，这个电压大小为GND，但随着VDD持续升高，图1中的反相器工作后，在节点net3处的电压将为高电平，晶体管MN1迅速开启，在VDD与GND之间形成一个阻值极小的导通电阻，使VDD开始向GND放电。在经过一段由RC值决定的时间后，net1处的电压等同于VDD，晶体管MN关闭。当静电携带能量较小时，net1这个节点的电压开始逐步抬升，但是由于能量较低，导致net1的电压无法触发反相器的电平翻转，所以MN无法导通，电流也无法释放。所以在低压情况下，该ESD电路无法进行电流释放。

根据“李志国,余天宇,张颖,孙磊,潘亮.基于RC触发NMOS器件的ESD电路设计[J].半导体技术,2014,39(08):579-583”（参考文献2）提出的一种基于RC触发NMOS器件的的ESD电路结构。该电路结构中，为了在高压和低压皆可实现触发，该文献设计了一种门驱动的ESD电路，结构如图2所示。该电路结构可以实现高电压和低电压触发，但是当电源电压变化低于NMOS管的阈值电压时，NMOS将无法触发，所以无法实现更低电压的放电。

综上，为了实现低电压和高电压皆可触发，且为了降低设计的难度和时间，本发明提出一种高低电压通用的静电保护的静电阻抗器结构。

发明内容

针对现有ESD电路无法在静电能量较低时释放电流的缺点，本文提出了一个可以同时在引脚携带高能量和低能量释放电流的ESD电路结构如图3所示。电阻R31的一端连接VDD电压端，电阻R31的另一端连接A节点，电容C32的一端连接A节点电容C32的另一端连接GND接地端；PMOS管M31的栅极连接A点，PMOS管M31的源极接VDD电压端，PMOS管M31的漏极接B节点。二极管D31的正极连接B节点，二极管D31的负极连接GND接地端。B节点连接反相器INV31的输入端，反相器INV31的输出端连接反相器INV32的输入端。反相器INV32的输出端口接于NMOS管M32的栅极，NMOS管M32的漏极接VDD电源端，NMOS管M32的源级连接GND接地端。