[发明专利]存储设备和存储设备的操作方法

说明书

提供了存储设备和存储设备的操作方法。可以提供包括非易失性存储装置和控制器的存储设备，所述非易失性存储装置包括存储块，所述控制器通过多条数据输入和输出线以及数据选通线与所述非易失性存储装置连接。所述非易失性存储装置和所述控制器可以被配置为通过调整通过所述数据选通线发送的数据选通信号的延迟来对所述多条数据输入和输出线执行训练，以及基于训练结果来调整所述多条数据输入和输出线的延迟。

相关申请的交叉引用

本申请要求于2017年10月19日在韩国知识产权局提交的第10-2017-0136044号韩国专利申请的优先权，其公开内容通过引用整体并入本文。

技术领域

本发明构思的示例实施例涉及半导体存储器，具体地，涉及存储设备和/或其操作方法。

背景技术

随着制造半导体逻辑器件的技术的发展，正在改进半导体逻辑器件的功能。具体地，随着用作存储器控制器的半导体逻辑器件的功能得到改进，正在开发和使用一个控制器控制多个半导体存储设备的系统。

控制器和存储设备通过数据输入和输出线相互通信。可以执行训练来提高控制器和存储设备之间通过数据输入和输出线的数据传输的可靠性。训练包括将通过数据输入和输出线并行发送的数据片段的传输和/或到达时序进行对齐。

训练提高了数据传输的可靠性。然而，在控制器和存储设备之间会需要附加电路或知识产权块来执行训练。因此，在通过训练提高数据传输的可靠性时，会期望能够减少用于训练的附加电路或知识产权块的开销的装置和/或方法。

发明内容

本发明构思的示例实施例提供了存储设备和/或其操作方法，其能够通过训练提高数据传输的可靠性，同时减小了用于训练的电路或智能属性块的开销。

根据示例实施例，一种存储设备包括：非易失性存储装置，所述非易失性存储装置包括存储块；以及控制器，所述控制器通过多条数据输入和输出线以及数据选通线与所述非易失性存储装置连接。所述非易失性存储装置和所述控制器可以被配置为通过调整通过所述数据选通线发送的数据选通信号的延迟来对所述多条数据输入和输出线执行训练，以及基于训练结果来调整所述多条数据输入和输出线的延迟。

根据示例实施例，一种存储设备包括：非易失性存储装置，所述非易失性存储装置包括存储块；以及控制器，所述控制器通过多条数据输入和输出线以及数据选通线与所述非易失性存储装置连接。所述控制器可以包括与所述数据选通线连接的第一延迟元件以及分别与所述多条数据输入和输出线连接的多个第二延迟元件。所述第一延迟元件的最大延迟可以大于每个所述第二延迟元件的最大延迟。

根据示例实施例，一种操作包括非易失性存储装置和控制器的存储设备的方法包括：在调整第一数据选通信号的延迟的同时，由所述控制器向所述非易失性存储装置发送所述第一数据选通信号和第一数据位；由所述非易失性存储装置将从所述控制器接收的所述第一数据位作为第二数据位与所述第一数据选通信号同步地进行存储；由所述非易失性存储装置向所述控制器发送第二数据选通信号和所述第二数据位；由所述控制器将从所述非易失性存储装置接收的所述第二数据位与所述第二数据选通信号同步地进行存储；以及由控制器基于存储在所述控制器处的所述第二数据位来调整用于将所述第一数据位发送到所述非易失性存储装置的第一延迟。

附图说明

通过参考附图详细描述本发明构思的一些示例实施例，本发明构思的上述和其他目的及特征将变得显而易见。

图1是示出了根据本发明构思的示例实施例的存储设备的框图。

图2是示出了根据本发明构思的示例实施例的包括在图1的存储设备中的非易失性存储装置的框图。

图3是示出了根据本发明构思的示例实施例的图1的存储设备的操作方法的流程图。

图4是示出了存储设备执行输入训练的示例的流程图。