[发明专利]面向SRIO控制器的CRC校验方法及装置

说明书

本发明属于数据通信技术领域，特别涉及一种面向SRIO控制器的CRC校验方法及装置，将指定位宽的输入数据通过补零逻辑模块进行补零操作得到补零后的数据，根据CRC计算控制状态机的状态值得到选择模块的数据，将补零后的数据与选择模块的数据通过CRC计算模块进行CRC计算得到中间CRC计算结果，将中间CRC计算结果通过CRC输出锁存器得到锁存数据，将锁存数据输出，同时将锁存数据输入给选择模块，与再次接收的输入数据重新进行CRC计算，当输入数据接收完毕时，得到CRC输出锁存器输出的最终CRC计算结果，若最终CRC计算结果为0，则接收的输入数据是正确的。本发明减少了相关计算逻辑、延迟以及硬件面积，实现了SRIO控制器接收端快速的CRC计算和校验。

技术领域

本发明属于数据通信技术领域，特别涉及一种面向SRIO控制器的CRC校验方法及装置。

背景技术

在数据通信中，通常采用各种协议来保证数据传输的正确性。RapidIO技术(Serial RapidIO，SRIO)是一种基于包交换的互联协议，主要作为系统内部接口使用。为了实现数据的可靠传输，RapidIO协议对逻辑层所传送的每个SRIO数据包加入CRC校验码进行校验，但是RapidlO协议规定逻辑层数据包除CRC校验码外的长度是16bit的整数倍，而物理层的数据包的长度必须是32bit的整数倍，如果逻辑层增加CRC之后的数据包不是32bit整数倍，需要在包末尾补16bit零才能对齐到32bit边界，对齐之后的数据包通过物理层发送出去。而物理层的接收端会对接收的每个SRIO数据包进行实时的CRC计算和校验，如果本地计算的CRC与包内自带的CRC不一致，则判定该接收包存在错误，需要将其丢弃并告知对端进行重传。

由于RapidIO协议存在多种不同类型和不同长度的数据包，因此在物理层接收端需要一个复杂的逻辑先对接收的包进行分类，然后再判断CRC的位置来进行CRC校验，这导致了CRC计算的控制逻辑变得复杂，增加处理逻辑面积和功耗；并且数据宽度为64 bit的RapidlO控制器，为解决数据包未结束在64 bit边界的问题，CRC计算模块通常包含输入数据宽度为16bit、32bit、48bit、以及64bit的多个CRC生成器，这造成参与计算的逻辑门较多、面积大。

发明内容

针对现有技术中存在的问题，本发明提供了一种面向SRIO控制器的CRC校验方法及装置，减少了CRC计算和校验过程中的计算逻辑、延迟以及硬件面积，实现SRIO控制器接收端快速的CRC计算和校验。

为了实现上述目的，本发明采用以下的技术方案：

本发明提供一种面向SRIO控制器的CRC校验方法，该方法包含以下步骤：

按照指定位宽接收输入数据，所述指定位宽是指SRIO控制器的数据位宽；

将所述输入数据通过补零逻辑模块进行补零操作，得到第一数据；

根据CRC计算控制状态机的状态值，确定选择模块中的第二数据，所述第二数据为预设的第一待选值或CRC输出锁存器输出的第二待选值；

将所述第一数据与所述第二数据通过CRC计算模块进行CRC计算，得到中间CRC计算结果；

将所述中间CRC计算结果输入CRC输出锁存器，得到CRC输出锁存器的锁存数据；

将所述锁存数据直接输出，并作为第二待选值输出至所述选择模块，与再次接收的输入数据重新进行CRC计算；

根据所述CRC计算控制状态机的数据有效信号和包结束指示信号，得到CRC计算结束信号；

将所述CRC计算结束信号输入CRC计算结束信号锁存器，得到锁存的CRC计算结束信号；

根据所述锁存的CRC计算结束信号判断所述输入数据是否输入完毕，如果是，则将CRC输出锁存器输出的锁存数据作为最终CRC计算结果；如果否，则继续进行上述CRC计算；