[发明专利]半导体存储器电容接点结构及制备方法

说明书

本发明提供了一种半导体存储器电容接点结构及制备方法，制备方法包括如下步骤：1)提供半导体衬底，衬底表面包含若干有源区，在衬底上形成若干连接有源区的位线；2)在衬底上形成导电层，导电层填满位线之间的间隙；3)在导电层上形成由电容接点结构的位置所定义的图形化掩膜层；4)刻蚀去除裸露的导电层，形成电容接点结构，并暴露出部分衬底；5)于衬底上形成介质层，介质层至少填满位线与电容接点结构之间的间隙及相邻位线之间的间隙。使用本发明的制备方法得到的电容接点结构不仅能确保电容接点结构具有较小尺寸，还能加强电容接点结构与位线的隔离效果，减少寄生电容，提高电容接点结构与介质层的接触性能。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种半导体存储器电容接点结构及制备方法。

背景技术

目前，在半导体存储器制造过程中，在形成电容接点结构时，一般通过先填充介质层，在介质层中形成电容接点结构，而后在电容接点结构上制备电容结构，以实现电容结构与有源区的导通。然而，形成电容接点结构的现有工艺已无法适应随着器件尺寸减小而缩小的电容孔尺寸，对于纳米级且深宽比较大的电容孔刻蚀，极易出现因刻蚀过多而导致衬底损失过多，或因刻蚀不足而导致电容孔不开的情况；另一方面，电容孔与位线之间经常会出现因隔离性能不佳而产生寄生电容的情况。以上情况都会导致器件失效，影响产品良率。

因此，有必要提出一种新的半导体存储器电容接点结构及制备方法，解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体存储器电容接点结构及制备方法，用于解决现有技术中电容接点结构与位线容易产生寄生电容且接触性能不佳的问题。

为实现上述及其它相关目的，本发明提供一种半导体存储器电容接点结构的制备方法，包括：

1)提供半导体衬底，所述半导体衬底的表面包含若干有源区，在所述半导体衬底上形成有若干连接所述有源区的位线；

2)在所述半导体衬底上形成导电层，所述导电层填满所述位线之间的间隙及所述位线外侧区域；

3)在所述导电层上形成图形化掩膜层，所述图形化掩膜层的覆盖范围由电容接点结构的位置所定义，所述电容接点结构分布于所述位线之间的所述有源区上；

4)以所述图形化掩膜层刻蚀去除裸露的所述导电层，以形成电容接点结构，并暴露出部分所述半导体衬底；及

5)于所述半导体衬底上形成介质层，所述介质层至少填满所述位线与所述电容接点结构之间的间隙及相邻所述位线之间的间隙。

作为本发明的一种优选方案，在步骤2)之前，还包括在所述位线的侧壁形成侧壁隔离层的步骤，在所述位线的侧壁形成侧壁隔离层的步骤包括：在所述位线顶部和侧壁以及所述半导体衬底的表面上沉积侧壁隔离层材料，使用各向异性的干法刻蚀去除位于所述位线顶部及所述半导体衬底的表面的所述侧壁隔离层材料。

作为本发明的一种优选方案，步骤5)于所述衬底上形成所述介质层包括如下步骤：

5-1)于所述半导体衬底的表面及所述位线的顶部及侧壁形成二氧化硅层；及

5-2)于所述二氧化硅层表面形成氮化硅层；

所述氮化硅层及所述二氧化硅层共同构成所述介质层。

作为本发明的一种优选方案，步骤5)于所述衬底上形成所述介质层包括如下步骤：

5-1)于所述半导体衬底的表面及所述位线的顶部及侧壁形成第一氮化硅层；

5-2)于所述氮化硅层表面形成二氧化硅层；及

5-3)于所述二氧化硅层表面形成第二氮化硅层；