[发明专利]基于FPGA的模拟速度的脉冲生成装置、方法，及计算机设备

权利要求书

1.一种基于FPGA的模拟速度的脉冲生成装置，其特征在于，包括：中央控制器和FPGA模块，所述中央控制器和所述FPGA模块之间进行数据通信，其中，

所述中央控制器，用于生成指令信息，并将所述指令信息发送至所述FPGA模块；

所述FPGA模块，用于接收所述中央控制器发送的指令信息，并生成与所述指令信息所描述的参数对应的目标速度脉冲，其中，所述目标速度脉冲为连续且频率动态可变的速度脉冲；

所述FPGA模块包括：串行接口子模块，帧信息监测子模块，帧信息存储子模块，指令译码电路子模块，以及脉冲输出控制逻辑子模块，其中，

所述中央控制器和所述FPGA模块之间经由所述串行接口子模块进行所述数据通信；

所述帧信息监测子模块，用于对所述中央控制器发送的指令信息进行帧头检测，并在对所述指令信息的帧头检测通过后，生成存储指令，并将所述存储指令发送至所述帧信息存储子模块；

所述帧信息存储子模块，用于在接收到所述存储指令时，对与所述存储指令对应的所述指令信息进行存储；

所述指令译码电路子模块，用于在所述帧信息监测子模块对所述指令信息帧头检测通过后，对所述指令信息进行译码并根据译码结果确定调整控制逻辑；

所述脉冲输出控制逻辑子模块，用于根据所述调整控制逻辑，生成与所述指令信息所描述的参数对应的目标速度脉冲。

2.如权利要求1所述的基于FPGA的模拟速度的脉冲生成装置，其特征在于，所述装置还包括：硬件电路模块，其中，所述硬件电路模块，对所述目标速度脉冲进行电压转换，生成目标速度脉冲信号。

3.如权利要求1所述的基于FPGA的模拟速度的脉冲生成装置，其特征在于，所述FPGA模块还包括：时钟子模块，所述时钟子模块用于在所述帧信息监测子模块对所述指令信息的帧头检测通过后，生成时钟脉冲信号。

4.如权利要求3所述的基于FPGA的模拟速度的脉冲生成装置，其特征在于，所述帧信息存储子模块包括：第一存储区域和第二存储区域，若所述指令信息对应的信号数据为周期信号数据，其中，

所述帧信息监测子模块，还用于对所述中央控制器发送的指令信息进行帧尾检测，在检测到所述帧尾时，触发所述时钟子模块生成第一时钟脉冲信号，所述第一时钟脉冲信号包括：第一使能信号和第二使能信号，所述第一使能信号和第二使能信号互斥，在所述第一使能信号的使能位有效时，指示所述第一存储区域有效，在所述第二使能信号的使能位有效时，指示所述第二存储区域有效，以及将所述周期信号数据存储至，所述第一时钟脉冲信号指示有效的存储区域中；

所述指令译码电路子模块，还用于读取与所述周期信号数据相邻的前次周期信号数据对应的第二时钟脉冲信号，并对所述第一时钟脉冲信号和所述第二时钟脉冲信号基于或逻辑进行信号处理，得到目标时钟脉冲信号；

所述指令译码电路子模块，还用于在所述目标时钟脉冲信号的使能位有效时，控制对各所述存储区域中的周期信号数据，基于所述或逻辑进行信号处理，并对处理后的数据进行译码。

5.如权利要求1所述的基于FPGA的模拟速度的脉冲生成装置，其特征在于，所述中央控制器和所述FPGA模块之间采用RS485串口协议进行所述数据通信。

6.一种基于FPGA的模拟速度的脉冲生成方法，其特征在于，包括：

接收中央控制器发送的指令信息；

生成与所述指令信息所描述的参数对应的目标速度脉冲，其中，所述目标速度脉冲为连续且频率动态可变的速度脉冲；其中，

对所述中央控制器发送的指令信息进行帧头检测，并在对所述指令信息的帧头检测通过后，生成存储指令，并将所述存储指令发送至帧信息存储子模块；

在接收到所述存储指令时，对与所述存储指令对应的所述指令信息进行存储；

在帧信息监测子模块对所述指令信息帧头检测通过后，对所述指令信息进行译码并根据译码结果确定调整控制逻辑；

根据所述调整控制逻辑，生成与所述指令信息所描述的参数对应的目标速度脉冲。