[发明专利]一种模/数和数/模转换器的电路设计方法

说明书

本发明公开了一种模/数和数/模转换器的设计方法，使用双通道的ADC或DAC，在同样使用随路时钟与数据线的状态下，其占用的引脚资源与单通道的ADC或DAC相比并未增加，其接口形式采取DDR模式，在随路时钟的上升沿与下降沿均可检测数据，其数据带宽增加一倍。或串行ADC或DAC，无需提供随路时钟，只需要提供两对差分数据线，甚至是一对差分数据线，就可以实现ADC到信号处理器件或信号处理器件到DAC的数据传输。本发明可以在保证与单通道ADC或DAC占用信号处理器件引脚资源不变或者减少的情况下，实现相同的功能，提供更高的数据带宽。

技术领域

本发明涉及模/数和数/模转换器的电路设计方法。

背景技术

在某些常用的信号采集电路或信号发射电路中，模/数转换器（ADC）或数/模转换器（DAC）常采用并行接口，对于ADC或DAC的设计电路中，ADC需要提供随路时钟给数字信号处理器（DSP）或可编程门阵列（FPGA）等信号处理器件，DAC的随路时钟需要由数字信号处理器（DSP）或可编程门阵列（FPGA）等信号处理器件提供。在这种场景下，需要消耗信号处理器件较多的引脚资源，这无疑将增加整套信号处理平台的硬件成本。

上述技术缺陷，值得改进。

发明内容

为了克服现有的技术缺陷，本发明提供一种模/数和数/模转换器的电路设计方法。

本发明技术方案如下所述：

一种模/数转换器的电路设计方法，其特征在于，使用双通道模/数转换器或串行一模/数转换器。

对于双通道模/数转换器（ADC），随路时钟与数据线到信号处理器件的引脚连线数量不变，但可以采集两个通道的数据。与单通道ADC相比，占用相同的引脚资源，却增加了一个采集通道，提高了数据带宽；

对于串行模/数转换器（ADC），只需要提供两对差分数据线，甚至是一对差分数据线，不需要提供随路时钟，就可以实现ADC芯片采集的数字信号到信号处理器件的传输。

一种数/模转换器的电路设计方法，其特征在于，使用双通道数/模转换器或串行一数/模转换器。

对于双通道数/模转换器（DAC），与单通道DAC相比，信号处理器件仍然提供随路时钟与并行数据线的引脚端口，其所占引脚资源相同，能提供的信号发射通道提高了一倍；

对于串行数/模转换器（DAC），只需要提供两对差分数据线，甚至是一对差分数据线，不需要提供随路时钟，就可以实现数字信号到信号处理器件到DAC芯片的数据传输。

本发明提供的一种模/数和数/模转换器的设计方法，对于双通道的ADC或DAC，在同样使用随路时钟与数据线的状态下，其占用的引脚资源与单通道的ADC或DAC相比并未增加，其接口形式采取DDR模式，在随路时钟的上升沿与下降沿均可检测数据，其数据带宽增加一倍。若采取串行工作方式的ADC或DAC，无需提供随路时钟，只需要提供两对差分数据线，甚至是一对差分数据线，就可以实现ADC到信号处理器件或信号处理器件到DAC的数据传输。

根据上述方案的本发明， 其有益效果在于，本发明可以在保证与单通道ADC或DAC占用信号处理器件引脚资源不变或者减少的情况下，实现相同的功能，提供更高的数据带宽。

附图说明

图1为本发明实施例一的系统原理图。

图2为本发明实施例二的系统原理图。

图3为本发明实施例三的系统原理图。

图4为本发明实施例四的系统原理图。

具体实施方式