[发明专利]3D存储器件的制造方法

权利要求书

1.一种3D存储器件的制造方法，包括：

形成栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；

形成多个沟道柱，所述沟道柱贯穿所述栅叠层结构以形成晶体管；以及

形成导热通道，所述导热通道贯穿所述栅叠层结构，

其中，所述导热通道连接有散热结构。

2.根据权利要求1所述的制造方法，还包括：

形成多个伪沟道柱，所述伪沟道柱贯穿所述栅叠层结构中的至少部分所述栅极导体以提供支撑，

形成多个导电通道，所述导电通道贯穿所述栅叠层结构以提供与外围电路的电连接，

其中，所述导热通道包括所述多个伪沟道柱的至少一个伪沟道柱和/或所述多个导电通道的至少一个导电通道。

3.根据权利要求1所述的制造方法，其中，所述导热通道内包括散热材料。

4.根据权利要求2所述的制造方法，还包括：

形成第一半导体衬底，所述第一半导体衬底的第一表面与所述栅叠层结构邻接；

形成位于所述第一半导体衬底的第二表面上的第二绝缘层，所述第一半导体衬底的第二表面与第一表面彼此相对；以及

形成覆盖所述栅叠层结构的第一绝缘层。

5.根据权利要求4所述的制造方法，其中，所述散热结构位于所述第一绝缘层。

6.根据权利要求4所述的制造方法，其中，所述散热结构位于所述第二绝缘层。

7.根据权利要求4所述的制造方法，还包括：形成至少部分围绕所述导电通道的绝缘衬里，用于将所述导电通道与所述栅叠层结构和所述第一半导体衬底彼此隔开。

8.根据权利要求4所述的制造方法，还包括：形成位于所述第一半导体衬底中的公共源区，所述导电通道的第一端延伸至所述公共源区，第二端连接至相应的外部焊盘。

9.根据权利要求4所述的制造方法，其中，所述导电通道从所述第一绝缘层的表面延伸至所述层间绝缘层的表面，从而提供贯穿接触通孔。

10.根据权利要求6所述的制造方法，还包括：形成位于所述第一绝缘层中的多个布线层，所述导热通道的第一端连接至所述多个布线层的相应布线层，第二端连接所述散热结构。

11.根据权利要求6所述的制造方法，还包括：形成在所述第一绝缘层的表面上横向延伸的凹槽，所述凹槽从所述栅叠层结构的第一侧壁到达第二侧壁，所述多个伪沟道柱的第一端延伸至所述凹槽，第二端连接所述散热结构。

12.根据权利要求11所述的制造方法，还包括：形成位于所述凹槽中的导热条。

13.根据权利要求4所述的制造方法，还包括：

形成CMOS电路，所述CMOS电路通过连接结构键合至所述栅叠层结构，并且形成CMOS电路的方法包括：

形成第二半导体衬底；

形成位于所述第二半导体衬底中的晶体管；以及

形成位于所述第二半导体衬底上的第三绝缘层。

14.根据权利要求13所述的制造方法，其中，所述栅叠层结构作为存储单元阵列，

所述存储单元阵列中的所述第一绝缘层的表面作为第一键合面，形成位于所述第一键合面上的第一外部焊盘，

所述CMOS电路中的所述第二绝缘层的表面作为第二键合面，形成位于所述第二键合面上的第二外部焊盘，

其中，所述栅叠层结构的第一键合面与所述CMOS电路的第二键合面彼此接触，所述第一外部焊盘与所述第二外部焊盘彼此键合，从而实现所述栅叠层结构和所述CMOS电路之间的电连接。