[发明专利]像素阵列基板

说明书

一种像素阵列基板，其包括基底及多个像素结构。基底具有主动区。多个像素电极配置于基底的主动区上。每一像素结构包括扫描线、数据线、薄膜晶体管、第一绝缘层、共用电极、第二绝缘层、像素电极、第三绝缘层及辅助电极。第二绝缘层的第二接触窗重叠于第一绝缘层的第一接触窗且位于共用电极的第一开口内。像素电极设置于第二绝缘层上，且透过第一接触窗电性连接至薄膜晶体管的第二端。辅助电极设置于第三绝缘层上且与共用电极电性连接。辅助电极具有第二开口，第二开口与像素电极重叠，而辅助电极的第一实体部遮蔽第一开口。

技术领域

本发明涉及一种基板，且特别涉及一种像素阵列基板。

背景技术

近年来，人们对高解析度显示面板的需求逐渐提升。然而，当显示面板的解析度增加，即代表显示面板内的像素尺寸必须设法减小，因而考验工艺能力是否符合更为严苛的设计规则(design rule)。为了降低工艺机台的负载以及增加工艺的可行性，设计适当的像素布局(pixel layout)成为重要的课题。

在高解析度的像素结构中，各个像素的尺寸变得更小，因而使各像素结构的储存电容也随之变小，导致维持像素亮度的能力降低。现阶段，为增加储存电容的大小，设计上通常采用共用电极与辅助电极设置于像素电极的上方及下方，以增加储存电容的电极面积来改善。然而，上述设计遇到诸多严峻挑战需克服。

举例来说，像素结构由下至上依序包括薄膜晶体管、第一绝缘层、共用电极、第二绝缘层、像素电极、第三绝缘层以及辅助电极。第一绝缘层与第二绝缘层分别具有第一接触窗与第二接触窗，用以使像素电极与薄膜晶体管电性连接。在不影响像素结构的开口率(aperture ratio)的考量下，第一接触窗与第二接触窗会部分地重叠。然而，在图案化第二绝缘材料层以形成第二接触窗时，部分第一绝缘层的顶面及侧壁容易在形成第二接触窗的形成过程中被移除而发生崩塌现象，造成位于最上层的辅助电极与像素电极接触而短路，因而产生显示异常。因此，目前需开发一种能增加储存电容，也可解决上述短路问题的像素结构设计。

发明内容

本发明提供一种像素阵列基板，其显示品质佳。

本发明的像素阵列基板包括基底、多个像素结构以及辅助电极。基底具有主动区。多个像素结构配置于基底的主动区上，每一像素结构包括扫描线、数据线、薄膜晶体管、第一绝缘层、共用电极、第二绝缘层、像素电极、第三绝缘层以及辅助电极。扫描线以及数据线交错设置。薄膜晶体管具有第一端、控制端以及第二端，薄膜晶体管的第一端电性连接至数据线，薄膜晶体管的控制端电性连接至扫描线。第一绝缘层设置于薄膜晶体管上且具有第一接触窗，第一接触窗重叠于薄膜晶体管的第二端。共用电极设置于第一绝缘层上且具有第一开口，共用电极的第一开口重叠于第一绝缘层的第一接触窗。第二绝缘层设置于共用电极上且具有第二接触窗，第二接触窗重叠于第一绝缘层的第一接触窗且位于共用电极的第一开口内。像素电极设置于第二绝缘层上，且透过第一绝缘层的第一接触窗电性连接至薄膜晶体管的第二端。第三绝缘层设置于像素电极上。辅助电极设置于第三绝缘层上且与共用电极电性连接，其中辅助电极具有第二开口，辅助电极的第二开口与像素电极重叠，而辅助电极的第一实体部遮蔽共用电极的第一开口。

在本发明的一实施例中，上述的多个像素结构沿一方向排成一行，该行上的多个像素结构的多个共用电极的多个第一开口彼此相通而形成在该方向上延伸的沟槽。

在本发明的一实施例中，上述的多个像素结构包括在方向上依序排列的第一像素结构、第二像素结构及第三像素结构，而沟槽重叠于第一像素结构的第一数据线的部分、第二像素结构的第二数据线的部分以及第三像素结构的第三数据线的部分。

在本发明的一实施例中，上述的像素电极具有与共用电极的第一开口重叠的接触部，而像素电极的接触部与辅助电极的第一实体部重叠。

在本发明的一实施例中，上述的辅助电极的第二实体部位于共用电极的第一开口外且定义辅助电极的第二开口，像素电极具有位于共用电极的第一开口外的显示部，而像素电极的显示部的边缘与辅助电极的第二实体部重叠。