[发明专利]半导体结构、存储器结构及其制备方法

权利要求书

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：

1)提供一半导体基底，于所述半导体基底的表面形成垫层结构；并于所述半导体基底及所述垫层结构内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体基底内隔离出若干个间隔排布的有源区；

2)于垫层结构的表面依次形成硬掩膜层、底部抗反射层及光刻胶层，其中，所述硬掩膜层、所述底部抗反射层及所述光刻胶层由下至上依次叠置，且所述光刻胶层中形成有第一开口图形，所述第一开口图形暴露出需要形成位线接触的位线接触区域及需要形成埋入式栅极字线的埋入式栅极字线区域；

3)依据所述光刻胶层刻蚀所述底部抗反射层，将所述第一开口图形转移至所述底部抗反射层内，以于所述底部抗反射层内形成第二开口图形；

4)于所述第二开口图形侧壁形成侧墙结构，所述侧墙结构定义出所述埋入式栅极字线区域的位置及形状，所述侧墙结构之外的所述第二开口图形定义出所述位线接触区域的位置及形状；及

5)于所述侧墙结构之外的所述第二开口图形内形成填充层，其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤1)与步骤2)之间还包括如下步骤：

去除所述垫层结构；

于所述有源区内进行离子注入，以于所述有源区内形成深阱区域；及

于离子注入后的所述半导体基底表面再次形成垫层结构；其中，步骤2)中，于再次形成的所述垫层结构的表面依次形成所述硬掩膜层、所述底部抗反射层及所述光刻胶层。

3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述垫层结构包括：

垫氧化层，位于所述半导体基底的表面；及

垫氮化层，位于所述垫氧化层的表面。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤2)中，于所述垫层结构的表面形成所述硬掩膜层包括如下步骤：

于所述垫层结构表面形成第一硬掩膜层；及

于所述第一硬掩膜层表面形成第二硬掩膜层。

5.一种半导体结构，其特征在于，包括：

半导体基底；

垫层结构，位于所述半导体基底的表面；

浅沟槽隔离结构，位于所述半导体基底及所述垫层结构内，以于所述半导体基底内隔离出若干个间隔排布的有源区；

硬掩膜层，位于所述垫层结构的表面；

底部抗反射涂层，位于所述硬掩膜层的表面；

填充层，位于所述底部抗反射涂层内，所述填充层定义出需要形成的位线接触的位置及形状；及

侧墙结构，位于所述底部抗反射涂层内，且位于所述填充层的外侧，所述侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；其中，

于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。

6.根据权利要求5所述的半导体结构，其特征在于，所述有源区内还形成有深阱区域。

7.根据权利要求5所述的半导体结构，其特征在于，所述垫层结构包括：

垫氧化层，位于所述半导体基底的表面；

垫氮化层，位于所述垫氧化层的表面。

8.根据权利要求5所述的半导体结构，其特征在于，所述硬掩膜层包括：

第一硬掩膜层，位于所述垫层结构的表面；及

第二硬掩膜层，位于所述第一硬掩膜层的表面。