[发明专利]形成半导体装置的方法

说明书

本发明提供一种形成半导体装置的方法，其可包括：在衬底层中形成沟渠，其中在所述衬底层的顶部上设置有硬掩模；以及相对于所述硬掩模的顶表面呈一角度对所述沟渠进行植入。所述方法可进一步包括：在所述沟渠内形成氧化物层，其中所述氧化物层沿所述沟渠的底部的厚度大于所述氧化物层沿所述沟渠的上部的厚度。本发明的形成半导体装置的方法可显著地简化工艺并改善半导体装置的性能。

技术领域

本实施例涉及半导体装置，且更具体来说，涉及形成半导体装置的方法。

背景技术

一些半导体装置包括形成于自半导体芯片的表面延伸的沟渠中的栅电极。一个实例是绝缘栅双极晶体管(insulated gate bipolar transistor，IGBT)。利用绝缘栅双极晶体管，沟渠的底部可被暴露至高电场和/或可形成包括栅电极及环绕沟渠的半导体材料的寄生电容器。沟渠底部上的高电场可减小击穿电压并增大关断损耗(turn-off loss)。此外，增大底部栅极氧化物厚度会提高击穿电压并降低关断能量。用于形成可变厚度栅极氧化物的当前方法包括多个沉积及回蚀工艺步骤，从而增大了处理复杂性。

发明内容

鉴于上述内容，需要对沟渠进行植入以使得能够沿沟渠的被暴露出的表面形成氧化物的方法，其中所述氧化物沿所述沟渠的底部的厚度大于所述氧化物层沿所述沟渠的上部的厚度。在一种方法中，一种形成半导体装置的方法包括：在衬底层中形成沟渠，其中在所述衬底层的顶部上设置有硬掩模；以及相对于所述硬掩模的顶表面呈一角度对所述沟渠进行植入。所述方法可进一步包括：在所述沟渠内形成氧化物层，其中所述植入使得所述氧化物层沿所述沟渠的底部的厚度大于所述氧化物层沿所述沟渠的上部的厚度。

在另一种方法中，一种形成半导体装置的方法可包括：通过衬底层及硬掩模图案化沟渠；以及相对于所述硬掩模的顶表面呈一角度对所述沟渠进行植入。所述方法可进一步包括在所述沟渠内形成氧化物层，其中所述植入使得所述氧化物层沿所述沟渠的底部的厚度大于所述氧化物层沿所述沟渠的上部的厚度。

在又一种方法中，一种形成绝缘栅双极晶体管装置的方法可包括：在衬底层中形成沟渠，其中在所述衬底层的顶部上设置有硬掩模；以及相对于由所述硬掩模的顶表面界定的平面呈一角度对所述沟渠进行植入。所述方法可进一步包括：在所述沟渠内形成氧化物层，其中所述植入使得所述氧化物层沿所述沟渠的底部的厚度大于所述氧化物层沿所述沟渠的上部的厚度。

附图说明

图1示出根据本发明的实施例包括沟渠的半导体装置的侧面剖视图。

图2示出根据本发明的实施例向图1所示的沟渠内进行成角度的植入的侧面剖视图。

图3示出根据本发明的实施例在图1所示的沟渠内形成氧化物层。

图4示出根据本发明的实施例仅向沟渠的底部内进行植入。

图5示出根据本发明的实施例在图4所示的沟渠内形成氧化物层。

图6示出根据本发明的实施例植入掺杂有氧化物的等离子体以形成第一氧化物层。

图7示出根据本发明的实施例沿图6所示的第一氧化物层形成第二氧化物层。

所述附图未必按比例绘制。所述附图仅为示意图，并非旨在描绘本发明内容的具体参数。所述附图旨在示出本发明内容的示例性实施例，且因此不应被视为对范围进行限制。在所述附图中，相同的编号表示相同的元件。

另外，为说明清晰起见，可省略或不按比例示出某些图中的某些元件。为清晰地进行说明，剖视图可呈“切片”或“近视”剖视图的形式，从而省略在“真实”剖视图中原本能看到的某些背景线。此外，为清晰起见，可在某些附图中省略一些参考编号。

具体实施方式