[发明专利]一种脉冲波发生装置有效
| 申请号: | 201811125028.2 | 申请日: | 2018-09-26 |
| 公开(公告)号: | CN109142820B | 公开(公告)日: | 2021-07-13 |
| 发明(设计)人: | 夏思远;宋民;王永添 | 申请(专利权)人: | 深圳市鼎阳科技股份有限公司 |
| 主分类号: | G01R1/28 | 分类号: | G01R1/28 |
| 代理公司: | 深圳鼎合诚知识产权代理有限公司 44281 | 代理人: | 郭燕;彭家恩 |
| 地址: | 518000 广东省深圳市宝安区新安街道兴东*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 脉冲 发生 装置 | ||
1.一种脉冲波发生装置,其特征在于,包括处理器、抖动脉宽系数确定模块、抖动产生模块和边沿数据确定模块;
所述处理器,用于根据用户输入的抖动脉冲参数计算抖动脉冲配置参数,并将所述抖动脉冲配置参数配置给所述抖动脉宽系数确定模块、所述抖动产生模块和所述边沿数据确定模块;所述抖动脉冲参数包括频率f、脉宽width、上升时间rise、下降时间fall、抖动周期标准差dev和抖动分布模式;
所述抖动脉宽系数确定模块,用于根据所述抖动脉冲配置参数确定带抖动的脉宽系数,并将所述带抖动的脉宽系数输出给抖动产生模块;
所述抖动产生模块,用于根据所述抖动脉冲配置参数和所述带抖动的脉宽系数确定脉冲波的边沿产生时刻,并在该边沿产生时刻输出相位给所述边沿数据确定模块;
所述抖动脉冲配置参数包括频率控制字FTW1、频率控制字FTW2、频率控制字FTW3和第一脉宽参数P、随机数系数R以及所述抖动分布模式;
其中,所述频率控制字FTW1与所述频率f成正比;
所述频率控制字FTW1和所述频率控制字FTW2的比值与所述上升时间rise成正比且与1/(2*f)成反比,f为所述抖动脉冲参数中的频率;
所述频率控制字FTW1和所述频率控制字FTW3的比值与所述下降时间fall成正比且与1/(2*f)成反比;
所述第一脉宽参数P根据所述频率f、所述脉宽width、所述上升时间rise和所述下降时间fall计算得到;
所述随机数系数R与所述抖动周期标准差dev成正比;
所述边沿数据确定模块,用于根据所述抖动产生模块输出的相位和所述抖动脉冲配置参数确定脉冲波的边沿数据,得到带抖动的数字脉冲波。
2.如权利要求1所述的脉冲波发生装置,其特征在于,所述抖动产生模块包括第一相位累加器和比较器;
所述第一相位累加器,用于在接收到所述抖动脉冲配置参数后以所述频率控制字FTW1为频率控制字开始运行,并输出相位累加值给所述比较器的第一端;
所述比较器,其第二端连接所述抖动脉宽系数确定模块的输出端,所述比较器用于将其第一端的输入与其第二端的输入进行比较,将其第一端的输入大于其第二端的输入的时刻确定为脉冲波的边沿产生时刻,并将该边沿产生时刻的比较结果输出给所述边沿数据确定模块。
3.如权利要求2所述的脉冲波发生装置,其特征在于,所述边沿数据确定模块包括第一乘法器、第二相位累加器和边沿数据存储器;
所述比较器具体用于将其比较结果输入到第一乘法器的第一端,所述比较器每次在其第一端的输入大于其第二端的输入时控制所述抖动脉宽系数确定模块的输出在第一抖动脉宽系数和第二抖动脉宽系数之间进行轮流切换,并控制所述第一乘法器的第二端输入在FTW3/FTW1和FTW2/FTW1之间进行轮流切换,且控制所述第二相位累加器的频率控制字在频率控制字FTW3和频率控制字FTW2之间进行轮流切换,所述比较器在其第二端的输入切换为第二抖动脉宽系数时控制所述第一相位累加器的相位累加值减少第二脉宽参数N,所述第一抖动脉宽系数和所述第二抖动脉宽系数为所述抖动脉宽系数;
所述第一乘法器,用于将其第一端和第二端的输入进行乘法运算,并将运算结果输出给所述第二相位累加器;
所述第二相位累加器,用于以频率控制字FTW3或频率控制字FTW2为频率控制字且以第一乘法器的运算结果为初始相位运行,在每个时钟周期输出相位给所述边沿数据存储器;
所述边沿数据存储器,用于以第二相位累加器输出的相位为脉冲地址,确定所述脉冲地址对应的脉冲波的边沿数据,得到带抖动的数字脉冲波。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市鼎阳科技股份有限公司,未经深圳市鼎阳科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811125028.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种超低频高压发生器
- 下一篇:一种降低上下电对硬件测试干扰的电路及方法





