[发明专利]半导体元器件的制造方法及半导体元器件

说明书

本发明涉及一种半导体元器件的制造方法及半导体元器件，在浅槽的底面掺杂第一P型杂质，填充浅槽形成浅槽隔离结构，通过在衬底上形成绝缘介质层之后，通过第一次光刻定义出P型界面掺杂区的掺杂窗口，通过掺杂窗口掺杂第二P型杂质，以在衬底内形成第二P型界面掺杂区，然后再在绝缘介质层上形成多晶硅层，刻蚀多晶硅层和绝缘介质层形成栅氧化层和多晶硅栅。形成的P型界面掺杂区仅与半导体元器件的沟道区域有重叠区域，与半导体元器件的N型源区和N型漏区都没有重叠区域，这样不仅可以有效防止半导体元器件的漏电，还保证了器件的开启电压，工作电流和耐压能力。

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体元器件的制造方法及半导体元器件。

背景技术

在先进工艺的芯片制造中，器件之间的电学隔离需要浅沟槽隔离(ShallowTrench Isolation，STI)技术形成的浅槽隔离结构。STI技术是采用HDP-CVD(高密度等离子体化学气相沉积)进行绝缘介质填充，绝缘介质主要成分是氧化硅。在正常环境下，STI技术形成的浅槽隔离结构表现出良好的器件稳定性。但是在一些特殊环境中(例如：宇宙环境和核电站)，原子会吸收能量(质子、射线等)产生电子-空穴对，电子有相对较大的迁移率，大部分将很快的离开氧化硅。而空穴有较小的迁移率，在运动中除与电子复合的，大部分将聚集到有源区(例如硅)与浅槽隔离结构(例如氧化硅)界面，由于硅—氧化硅界面势垒很高，硅不能向氧化硅提供电子，因此在硅—氧化硅界面附近的氧化硅内积累正空间电荷层，同时在靠近界面的有源区内建立感应电荷层(由电子组成)。对由电子形成的导电沟道的N沟道半导体元器件有很大的影响，会造成N沟道半导体元器件在未开启的情况下，源极和漏极之间有较大的漏电。如果器件通过STI技术形成的浅槽隔离结构还集成了P沟道半导体元器件，还会造成N沟道半导体元器件的源极、漏极与相邻的P沟道半导体元器件的N阱之间有较大的横向漏电，漏电会导致半导体元器件的性能下降甚至失效。

针对器件漏电，目前的解决办法有：1)选择抗辐照性能好的材料，例如锗、硅和砷化镓等，但会导致器件研发和加工成本较高，而且目前硅仍是器件主要采用的材料，短期内难以被其他材料替代。2)器件设计结构方面的改进，设计结构方面改进会增加器件占用面积，增加器件集成度，与现有电路结构存在兼容问题。3)在整个有源区(包括整个N型源区、N型漏区和栅极区域)和浅槽隔离结构的界面处、浅槽隔离结构的底面都掺杂P型杂质，这样虽然能够减少漏电，但是由于掺杂的区域为整个有源区和浅槽隔离结构的界面区域，掺杂的P型杂质会扩散到整个器件的有源区内部，增加了原有衬底的P型杂质的浓度，使得器件的开启电压升高、工作电流下降、耐压能力降低。

发明内容

基于此，有必要提供一种能在保证半导体元器件的开启电压和耐压能力的前提下，有效防止半导体元器件漏电的半导体元器件的制造方法及半导体元器件。

一种半导体元器件的制造方法，包括：

提供半导体衬底；

刻蚀所述半导体衬底形成浅槽；

在所述浅槽的底面掺杂第一P型杂质，以形成P型底面掺杂区；

填充所述浅槽形成浅槽隔离结构；

在所述半导体衬底上形成绝缘介质层；

通过第一光刻定义出P型界面掺杂区的掺杂窗口，所述掺杂窗口呈长方形；

通过所述掺杂窗口掺杂第二P型杂质，以在所述半导体衬底内形成所述P型界面掺杂区；

在所述绝缘介质层上形成多晶硅层；

刻蚀所述多晶硅层和绝缘介质层形成栅氧化层和多晶硅栅；