[发明专利]存储器装置及其操作方法和包括存储器装置的存储器系统有效
申请号: | 201811118970.6 | 申请日: | 2018-09-25 |
公开(公告)号: | CN110349607B | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 许民虎;金承日;金湧澔;李在珉;崔善煐 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C11/16 | 分类号: | G11C11/16 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 装置 及其 操作方法 包括 系统 | ||
1.一种存储器装置,该存储器装置包括:
存储器单元阵列,该存储器单元阵列被配置为存储数据;
外围电路,该外围电路被配置为对所述存储器单元阵列执行编程操作;以及
控制逻辑,该控制逻辑被配置为通过控制所述外围电路来执行所述编程操作并且在所述编程操作之后执行状态检查操作,
其中,所述控制逻辑被配置为基于确定所述状态检查操作已通过,通过将所述编程操作中所使用的编程脉冲数与第一预设范围进行比较来执行编程脉冲数比较操作,
其中,所述控制逻辑包括状态电路,该状态电路被配置为执行所述状态检查操作、所述编程脉冲数比较操作和数据条数比较操作,并且
其中,所述状态电路包括:
内部控制电路,该内部控制电路被配置为生成第一控制信号和第二控制信号;
检查电路,该检查电路被配置为响应于所述第一控制信号对作为所述状态检查操作的结果获得的失败比特数进行计数,并且通过将所计数的失败比特数与错误检查和纠正或纠错码ECC的最大允许比特数进行比较来生成第一子信号;
编程脉冲比较电路,该编程脉冲比较电路被配置为响应于所述第二控制信号确定所述编程脉冲数是在所述第一预设范围内还是在所述第一预设范围之外,然后生成第二子信号;以及
状态信号发生电路,该状态信号发生电路被配置为基于所述第一子信号和所述第二子信号来生成并输出状态信号。
2.根据权利要求1所述的存储器装置,其中,所述控制逻辑被配置为当作为所述编程脉冲数比较操作的结果,所述编程脉冲数被确定为在所述第一预设范围内时,执行将第一数据的条数与第二数据的条数进行比较的所述数据条数比较操作,其中,多条所述第一数据和多条所述第二数据被编程到所述存储器单元阵列。
3.根据权利要求2所述的存储器装置,其中,
使用设定的读电压从所述存储器单元阵列读取所述第一数据和所述第二数据,并且
所述设定的读电压是用于对将数据编程到所述存储器单元阵列的多个编程状态进行划分的读电压。
4.根据权利要求2所述的存储器装置,其中,所述控制逻辑还包括:
总体操作控制电路,该总体操作控制电路被配置为控制所述外围电路以使得所述编程操作被执行。
5.根据权利要求4所述的存储器装置,其中,所述内部控制电路还被配置为生成第三控制信号,
其中,所述状态电路还包括:
数据比较电路,该数据比较电路被配置为响应于所述第三控制信号确定所述第一数据的条数与所述第二数据的条数之比是在第二预设范围内还是在第二预设范围之外,然后生成第三子信号,并且
其中,所述状态信号发生电路被配置为基于所述第一子信号至所述第三子信号生成并输出所述状态信号。
6.根据权利要求1所述的存储器装置,其中,所述外围电路被配置为在所述状态检查操作期间将包括在所述存储器单元阵列中的存储器单元当中的所述编程操作已经失败的存储器单元的数量作为失败比特输出到所述检查电路。
7.根据权利要求5所述的存储器装置,其中,所述状态信号发生电路被配置为:当所述状态检查操作的结果被确定为通过时,当作为所述编程脉冲数比较操作的结果,所述编程脉冲数被确定为在所述第一预设范围内时,并且当作为所述数据条数比较操作的结果,所述第一数据的条数与所述第二数据的条数之比被确定为在所述第二预设范围内时,生成并输出与状态通过对应的所述状态信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811118970.6/1.html,转载请声明来源钻瓜专利网。