[发明专利]一种采用多埋层技术的双阱p型LDMOS

说明书

本发明公开了一种采用多埋层技术的双阱p型LDMOS，包括蓝宝石衬底层，所述蓝宝石衬底层上端面为深n阱层，不同深n阱层由二氧化硅深槽隔离隔断，所述深n阱层上端面设有高压p阱层，所述高压p阱层从下到上分别内设有n型埋层和p型埋层，所述高压p阱层通过漏极p‑缓冲带、p+掺杂层和钨金属通孔与漏极金属金电极相连，所述高压p阱层左侧设有n阱层，n阱层通过n+掺杂层与p+掺杂层同时由钨金属通孔与源极金属金电极相连，所述高压p阱层上端面由下至上分别铺设二氧化硅隔离层与多晶硅栅极，所述多晶硅栅极由二氧化硅隔离层上端面延申至n阱层上端面。本发明可以在不增加器件尺寸的基础上将器件的耐压值提高到700V以上，并且比导通阻小且不会弱化其他性能参数。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种采用多埋层技术的双阱p型LDMOS (高压横向扩散金属氧化物半导体场效应管)。

背景技术

p型LDMOS由于漏极、源极和栅极都在芯片表面,易于通过内部连接与低压信号电路集成等优点，成为实现功率集成电路和高压集成电路的技术的关键。但是其衬底辅助耗尽效应加剧了器件固有的电荷非平衡问题，因此p型LDMOS的发展较低压场效应晶体管缓慢。因此研制可以消除衬底辅助耗尽效应的p型LDMOS将成为半导体功率器件技术领域的研究热点。

目前，在超大规模集成电路设计中，为了不断地提高集成度和器件速度，必须对器件的特征尺寸进一步减小。为防止单阱工艺中p沟道晶体管的击穿必须不断增加n型硅衬底的掺杂浓度，这导致了过大n沟道的源漏结电容，不利于高速电路的设计。与传统单阱工艺技术相比，双阱工艺将分别在两种阱中形成p型和n型沟道，这种设计方式带来的优点是两阱的杂志浓度能独立控制，从而避免了过中的掺杂而带来的不利影响，因此将双阱工艺应用于p 型LDMOS的设计得到了广泛的研究。

为了提高器件的耐压值，传统高压器件是通过增加漂移区的长度来实现的。这样做带来的问题就是增大了器件的比导通阻，影响器件的性能。因此寻找一种在不增加漂移区长度，同时又可以提高器件的耐压值的方法是研究高压器件的主要研究方向。然而多埋层作为新兴的一种半导体制造技术，因为其工艺制造方法简单，而成为解决器件耐压瓶颈的首选方式。

发明内容

为了解决现有技术中存在的问题，本发明提供一种采用多埋层技术的双阱p型LDMOS，解决现有技术中p型LDMOS的耐压值低、比导通电阻高的问题。

本发明的技术方案是：一种采用多埋层技术的双阱p型LDMOS，包括蓝宝石衬底层，所述蓝宝石衬底层上端面为深n阱层，不同深n阱层由二氧化硅深槽隔离隔断，所述深n阱层上端面设有高压p阱层，所述高压p阱层从下到上分别内设有n型埋层和p型埋层，所述高压p阱层通过漏极p-缓冲带、p+掺杂层和钨金属通孔与漏极金属金电极相连，所述高压p 阱层左侧设有n阱层，n阱层通过n+掺杂层与p+掺杂层同时由钨金属通孔与源极金属金电极相连，所述高压p阱层上端面由下至上分别铺设二氧化硅隔离层与多晶硅栅极，所述多晶硅栅极由二氧化硅隔离层上端面延申至n阱层上端面。

所述深n阱层采用离子注入，注入大量磷离子形成。

所述n型埋层采用离子注入，注入大量磷离子形成。

所述n阱层和高压p阱层采用离子注入分别注入磷和硼离子形成。

本发明的有益效果为：1、本发明提出一种采用多埋层技术的双阱p型LDMOS，可以在不增加器件尺寸的基础上将器件的耐压值提高到700V以上，并且比导通阻小且不会弱化其他性能参数；

2、本发明可直接用于高压集成电路设计，并且可以作为功率输出器件使用；

3、本发明利用TRIPLE RESURF LDMOS技术，在考虑到成本和工艺技术的可行性上使器件的性能达到最好，功耗降到最低。

附图说明

图1本发明一种采用多埋层技术的双阱p型LDMOS结构示意图；