[发明专利]半导体器件和包括其的半导体系统及其操作方法

权利要求书

1.一种半导体存储器件，包括：

内部命令脉冲发生电路，其被配置为基于偏移码和内部时钟信号从写入信号产生内部命令脉冲；以及

感测数据发生电路，其被配置为基于所述内部命令脉冲从内部数据选通信号产生感测数据，

其中，通过基于所述内部时钟信号将所述写入信号延迟移位时段来产生所述内部命令脉冲，以及

其中，所述移位时段由所述偏移码的值控制；

其中，所述偏移码的值是在接收到所述感测数据之后被确定的；并且

其中，所述写入信号被使能以执行写入操作。

2.如权利要求1所述的半导体存储器件，其中，所述偏移码通过与所述半导体存储器件耦接的控制器被提供给所述半导体存储器件，所述控制器被配置为接收来自所述半导体存储器件的感测数据。

3.如权利要求2所述的半导体存储器件，其中，所述控制器根据所述感测数据的逻辑电平来控制所述偏移码中包括的比特位的逻辑电平组合，其中由所述半导体存储器件提供给所述控制器的感测数据确定由所述控制器提供给所述半导体存储器件的偏移码的值。

4.如权利要求2所述的半导体存储器件，其中，所述控制器被配置为响应于所述感测数据而对所述偏移码的值进行增加以及减少。

5.如权利要求1所述的半导体存储器件，其中，所述内部命令脉冲发生电路包括：

第一触发器，其被配置为基于所述内部时钟信号来锁存所述写入信号以产生第一锁存写入信号；

第二触发器，其被配置为基于所述内部时钟信号来锁存所述第一锁存写入信号以产生第二锁存写入信号；以及

选择输出电路，其被配置为基于所述偏移码从所述第一锁存写入信号或所述第二锁存写入信号产生移位写入信号，所述移位写入信号用于产生所述内部命令脉冲。

6.如权利要求5所述的半导体存储器件，其中，所述内部命令脉冲发生电路还包括中继器，所述中继器将所述移位写入信号放大以产生所述内部命令脉冲。

7.如权利要求1所述的半导体存储器件，其中，所述感测数据发生电路被配置为同步于所述内部命令脉冲产生的时间点来锁存所述内部数据选通信号，以及被配置为将锁存的所述内部数据选通信号输出为所述感测数据。

8.一种半导体存储器件，包括：

偏移码发生电路，其被配置为产生偏移码，所述偏移码具有由内部时钟信号和写入信号所确定的值；

内部命令脉冲发生电路，其被配置为从由所述偏移码的值和所述内部时钟信号所确定的所述写入信号产生内部命令脉冲；以及

感测数据发生电路，其与所述内部命令脉冲发生电路耦接，所述感测数据发生电路被配置为基于所述内部命令脉冲从内部数据选通信号产生感测数据，

其中，所述内部命令脉冲的产生时刻由所述偏移码的值控制；并且

其中，所述写入信号被使能以对所述半导体存储器件执行写入操作。

9.如权利要求8所述的半导体存储器件，其中，所述偏移码发生电路包括：

起始信号发生电路，其被配置为同步于所述内部时钟信号来锁存所述写入信号以产生起始信号；

复制延迟电路，其被配置为将所述起始信号延迟预定延迟时段以产生结束信号；以及

选择时钟发生电路，其被配置为利用基于所述起始信号和所述结束信号而产生的时段信号来对所述内部时钟信号采样，以产生用于确定所述偏移码的值的选择时钟信号。

10.如权利要求9所述的半导体存储器件，其中，所述预定延迟时段包括所述内部时钟信号与所述内部数据选通信号之间的定时差。

11.如权利要求9所述的半导体存储器件，其中，所述时段信号在所述起始信号产生的时间点被使能，以及在所述结束信号产生的时间点被禁止。