[发明专利]管线化模拟数字转换器

说明书

本发明公开了一种管线化模拟数字转换器，包含一子模拟数字转换器、一乘法数字模拟转换器以及一解码器。该解码器给该乘法数字模拟转换器提供一接地信号。该子模拟数字转换器经由一第一金属走线电连接一接地垫，以及该解码器经由一第二金属走线电连接该接地垫。

技术领域

本发明涉及管线化模拟数字转换器(pipelined ADC，亦作pipeline ADC)。

背景技术

图1为现有的管线化模拟数字转换器100，包含多个串接的运算级110、末端模拟数字转换器120以及数字校正电路130。差分输入信号V_in经过多级的比较、相减及放大等运算，最后由校正电路130对每一运算级110的输出以及末端模拟数字转换器120的输出进行校正后，产生数字码D，数字码D即差分输入信号V_in经模拟数字转换后的结果。管线化模拟数字转换器100的动作原理为本技术领域技术人员所熟知，故不再赘述。

图2为图1的其中一个运算级110的功能方框图。运算级110包含子模拟数字转换器112、解码器114以及乘法数字模拟转换器(multiplying digital-to-analog converter，MDAC)116。子模拟数字转换器112、解码器114以及乘法数字模拟转换器116根据时钟CLK动作。时钟CLK可以由管线化模拟数字转换器100的时钟产生器(图未示)提供。

子模拟数字转换器112包含多个比较器，所述比较器将差分输入信号V_in与多个预设电压V_R1至V_Rn比较，而得到一个数字信号b。比较器的个数及预设电压的个数(即n值)与管线化模拟数字转换器100的位元数有关。解码器114根据数字信号b将参考电压V_REF+、参考电压V_REF-及/或电压V_{CM_REF}提供给乘法数字模拟转换器116。电压V_{CM_REF}为参考电压V_REF+及参考电压V_REF-的共模电压。乘法数字模拟转换器116对差分输入信号V_in进行取样，并且根据解码器114提供的电压对差分输入信号V_in进行减法及乘法运算以输出差分输出信号V_out。差分输出信号V_out成为下一个运算级110或末端模拟数字转换器120的差分输入信号。

为了使管线化模拟数字转换器100稳定操作，电压V_{CM_REF}理想上应等于差分输入信号V_in的共模电压V_{CM_PGA}，且参考电压V_REF+及参考电压V_REF-的电压差一般为差分输入信号V_in所被允许的最大峰对峰值V_{pp_max}的一半。举例来说，假设差分输入信号V_in被限定为介于电压VDD及接地电平之间(亦即V_{pp_max}＝VDD-0＝VDD)，则V_REF+-V_REF-＝0.5V_{pp_max}＝0.5VDD，且V_{CM_REF}＝V_{CM_PGA}＝0.5VDD。图3显示现有的用来产生参考电压V_REF+及参考电压V_REF-的电路。此电路为本技术领域技术人员所熟知，故不再赘述。为了符合上述条件，现有技术常通过调整图3中电阻R1与R2的阻值以及电流源Ir的电流来使得V_REF+＝0.75VDD且V_REF-＝0.25VDD。然而上述的条件限制了参考电压V_REF+及参考电压V_REF-的设计自由度。再者，图3中的单位增益缓冲器(unit gain buffer)310及320会占用相当大的电路面积。

发明内容