[发明专利]堆叠半导体装置、系统及在半导体装置中传输信号的方法

权利要求书

1.一种堆叠半导体装置，其包括：

沿第一方向堆叠的多个半导体裸片；

M个数据路径，所述数据路径电连接所述多个半导体裸片中的两个半导体裸片，所述M个数据路径中的一个数据路径包括一个或更多个穿硅通孔，其中，M是正整数；

发送电路，其包括M个串行化单元，所述M个串行化单元被配置为将P个发送信号串行化为M个串行信号，并且将所述M个串行信号分别输出到所述M个数据路径，其中，P为大于M的正整数；以及

接收电路，其包括M个并行化单元，所述M个并行化单元被配置为从所述M个数据路径接收所述M个串行信号，并且将所述M个串行信号并行化为与所述P个发送信号相对应的P个接收信号。

2.根据权利要求1所述的堆叠半导体装置，其中，所述M个串行化单元中的一个包括：

N个传输门，其被配置为分别响应于具有不同相位的N个串行化选通脉冲信号，以循环次序将所述P个发送信号中的N个发送信号传输到所述M个数据路径中的每一个。

3.根据权利要求1所述的堆叠半导体装置，其中，所述M个并行化单元中的一个包括：

N个触发器，其被配置为分别响应于具有不同相位的N个并行化选通脉冲信号，对所述M个串行信号中的相应一个进行采样，以产生所述P个接收信号中的与所述N个触发器相对应的N个接收信号。

4.根据权利要求1所述的堆叠半导体装置，其中，所述M个并行化单元中的一个包括：

N个传输门，其被配置为分别响应于具有不同相位的N个并行化选通脉冲信号，对所述M个串行信号中的相应一个进行采样，以产生所述P个接收信号中的对应的N个接收信号。

5.根据权利要求4所述的堆叠半导体装置，

其中，所述N个并行化选通脉冲信号中的一个的脉冲宽度与所述M个串行信号的一个数据位的持续时间相对应，并且

其中，所述N个并行化选通脉冲信号中的一个的脉冲宽度短于所述M个串行信号的所述一个数据位的所述持续时间。

6.根据权利要求1所述的堆叠半导体装置，还包括：

一个或更多个选通脉冲路径，其电连接所述多个半导体裸片，所述一个或更多个选通脉冲路径中的每一个包括一个或更多个穿硅通孔，

其中，所述M个并行化单元中的一个响应于通过所述一个或更多个选通脉冲路径传输的一个或更多个并行化选通脉冲信号，将所述M个串行信号中的相应一个并行化为所述P个接收信号中的对应接收信号。

7.根据权利要求6所述的堆叠半导体装置，其中，所述发送电路还包括：

选通脉冲产生电路，其被配置为基于源时钟信号产生所述一个或更多个并行化选通脉冲信号，以将所述一个或更多个并行化选通脉冲信号输出到所述一个或更多个选通脉冲路径。

8.根据权利要求7所述的堆叠半导体装置，其中，所述选通脉冲产生电路还被配置为基于所述源时钟信号产生与所述一个或更多个并行化选通脉冲信号中的对应并行化选通脉冲信号同步的一个或更多个串行化选通脉冲信号，以及

其中，所述M个串行化单元中的一个串行化单元响应于所述一个或更多个串行化选通脉冲信号，将所述P个发送信号中的对应发送信号串行化为所述M个串行信号中的相应一个。

9.根据权利要求6所述的堆叠半导体装置，其中，所述发送电路还包括选通脉冲产生电路，所述选通脉冲产生电路被配置为产生一个或更多个采样时钟信号，以将所述一个或更多个采样时钟信号输出到所述一个或更多个选通脉冲路径，以及

其中，所述接收电路还包括脉冲产生电路，所述脉冲产生电路被配置为从所述一个或更多个选通脉冲路径接收所述一个或更多个采样时钟信号，并产生与所述一个或更多个采样时钟信号的上升沿和/或下降沿同步的所述一个或更多个并行化选通脉冲信号。