[发明专利]用于物理不可克隆功能产生器的测试方法在审
| 申请号: | 201811094587.1 | 申请日: | 2018-09-19 |
| 公开(公告)号: | CN110579700A | 公开(公告)日: | 2019-12-17 |
| 发明(设计)人: | 吕士濂 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | G01R31/28 | 分类号: | G01R31/28 |
| 代理公司: | 11270 北京派特恩知识产权代理有限公司 | 代理人: | 康艳青;姚开丽 |
| 地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;TW |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 胞元 产生器 预配置 胞元阵列 逻辑状态 输出逻辑 物理不可克隆功能 读取 内建自测试 屏蔽电路 数目确定 组操作 个位 引擎 写入 测试 检验 | ||
本发明公开一种用于物理不可克隆功能(PUF)产生器的测试方法。所述方法包括向PUF胞元阵列中多个位胞元写入预配置的逻辑状态及从所述位胞元读取输出逻辑状态来检验PUF产生器的功能。确定PUF胞元阵列中输出逻辑状态不同于预配置逻辑状态的第一位胞元的第一数目。若第一数目小于第一预定数目,使用PUF产生器及屏蔽电路分别在第一组及第二组操作条件下产生各包含稳定及不稳定位胞元的第一图及第二图。使用内建自测试(BIST)引擎来确定在第一图中稳定且在第二图中不稳定的第二位胞元的第二数目。若第二数目确定为零,使用BIST引擎来确定在第一图及第二图中皆稳定的第三位胞元的第三数目。若第三数目大于第二预配置的数目,将PUF产生器确定为合格的。
技术领域
本发明的实施例是有关于一种测试技术,且特别是有关于一种用于物理不可克隆功能产生器的测试方法。
背景技术
物理不可克隆功能(physically unclonable function,PUF)产生器是通常位于集成电路内的物理结构,所述物理结构响应于对物理不可克隆功能产生器的输入(例如,询问/请求)而提供数个对应输出(例如,响应)。可通过由物理不可克隆功能产生器提供的此种询问-响应对(challenge-response pair)来确立集成电路的唯一身份。通过对身份的确立,可保证安全地进行通信。物理不可克隆功能产生器还可出于现有验证目的而用于替换当前的为电子装置指派身份的方法。由于物理不可克隆功能产生器是基于制造工艺的固有性质,因此物理不可克隆功能相对于传统的验证方法具有各种优点,传统的验证方法是将身份登记在可能较轻易地被模仿及/或被进行反向工程设计的装置上。
出于质量控制目的,需要在制造之后测试物理不可克隆功能产生器的功能,以确定合格的物理不可克隆功能产生器并根据合格的物理不可克隆功能产生器的可重复性及唯一性来对合格的物理不可克隆功能产生器进行分类。人们需要开发一种出于质量控制目的而以高速度及低成本来表征物理不可克隆功能产生器的方法,以识别有缺陷的物理不可克隆功能产生器、对合格的物理不可克隆功能产生器进行分类并提供对制造工艺的洞察。
发明内容
本发明实施例提供一种用于物理不可克隆功能产生器的测试方法,其特征在于,包括:通过向物理不可克隆功能胞元阵列中的多个位胞元写入预配置的逻辑状态及从所述多个位胞元读取输出逻辑状态来检验物理不可克隆功能产生器的功能;确定所述物理不可克隆功能胞元阵列中的第一位胞元的第一数目,其中所述第一位胞元的所述输出逻辑状态不同于所述预配置的逻辑状态;如果所述第一位胞元的所述第一数目小于第一预定数目,则使用所述物理不可克隆功能产生器及屏蔽电路在第一组操作条件下产生第一图,其中所述第一图包含至少一个稳定位胞元及至少一个不稳定位胞元;使用所述物理不可克隆功能产生器及所述屏蔽电路在第二组操作条件下产生第二图,其中所述第二图包含至少一个稳定位胞元及至少一个不稳定位胞元;使用内建自测试引擎来确定第二位胞元的第二数目,其中所述第二位胞元在所述第一图中是稳定的且在所述第二图中是不稳定的;如果所述第二位胞元的所述第二数目被确定为零,则使用所述内建自测试引擎来确定第三位胞元的第三数目,其中所述第三位胞元在所述第一图中是稳定的且在所述第二图中是稳定的;以及如果所述第三位胞元的所述第三数目大于第二预配置的数目,则将所述物理不可克隆功能产生器确定为合格的物理不可克隆功能产生器。
附图说明
结合附图阅读以下详细说明,会最佳地理解本发明的各方面。应注意,各种特征未必是按比例绘制。事实上,为使说明清晰起见,可任意增大或减小各种特征的尺寸及几何形状。
图1说明根据本发明一些实施例的物理不可克隆功能产生器的示例性方框图;
图2说明根据本发明一些实施例包括多个位胞元的物理不可克隆功能胞元阵列的示例性电路图;
图3说明根据本发明一些实施例被实作为12晶体管(12-transistor,12-T)静态随机存取存储器(Static Random Access Memory,SRAM)位胞元的位胞元的示例性电路图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811094587.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种芯片测试装置
- 下一篇:一种集成芯片的引脚连通性的检测方法





