[发明专利]半导体测试结构、制造方法及方块电阻测量方法

说明书

本发明提供了一种半导体测试结构、制造方法及方块电阻测量方法，涉及半导体技术领域。通过在衬底上形成第一掺杂层和第二掺杂层，在第一掺杂层和第二掺杂层以外的衬底中制作形成第一电极，在第一掺杂层和第二掺杂层内形成第二电极，并在第一电极和第二电极之间形成第三电极。在进行方块电阻测量时，通过第一电极和第二电极施加测试电流，通过第三电极施加偏置电压，第三电极在适当偏压下将沟道反型，将第一掺杂层和第三掺杂层连通，根据不同掺杂层的导电类型，合理设置电流流向，使第一掺杂层与第二掺杂层之间PN结在测试中处于零偏或轻微反偏。第二掺杂层在测量中处于旁路状态，实现对第一掺杂层方块电阻独立测量，提高方块电阻测量精度。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种半导体测试结构、制造方法及方块电阻测量方法。

背景技术

在集成电路和器件制造中，方块电阻测量被广泛应用于对特定掺杂层进行在线监控，以甄别可能的工艺波动。例如通过对特定掺杂层进行方块电阻测量，以监控离子注入窗口大小、离子注入剂量或能量、扩散温度、注入时间等等，从而保障最终器件和电路的正常电特性、参数的一致性和稳定性、以及器件和电路的可靠性。现有的方块电阻测量方法局限性很大，例如，在对某些器件进行测试时，如果测试结构的电极与多层掺杂层连接，那么多层掺杂层就形成了并联，无法单独测试其中一层掺杂层的方块电阻，导致测试结果不准确。

发明内容

有鉴于此，本发明提供了一种半导体测试结构、制造方法及方块电阻测量方法。

本发明提供的技术方案如下：

一种半导体测试结构，包括：

衬底；

位于所述衬底内的第一掺杂层和第二掺杂层，所述第一掺杂层位于所述第二掺杂层内，所述衬底除所述第一掺杂层和第二掺杂层之外的区域形成第三掺杂层，其中，所述第一掺杂层与所述第三掺杂层的导电类型相同，所述第二掺杂层与所述第三掺杂层的导电类型相反；

基于所述衬底制作形成的第一电极和第二电极，所述第一电极从所述衬底一侧延伸至所述衬底内部未与所述第一掺杂层和第二掺杂层接触；所述第二电极从所述第一掺杂层的一侧延伸至所述第二掺杂层，所述第二掺杂层位于所述第一掺杂层和第三掺杂层之间的区域表面形成位于第一电极和第二电极之间的沟道区；

第三电极，所述第三电极设置在所述第一电极和第二电极之间覆盖于所述沟道区之上。

进一步地，该半导体测试结构还包括：

基于所述衬底制作于所述第三电极与所述衬底之间的第一绝缘层。

进一步地，该半导体测试结构还包括：

基于所述衬底制作并覆盖于该衬底、所述第一掺杂层、第二掺杂层以及第三电极之上的第二绝缘层。

进一步地，所述衬底与所述第一电极接触的位置处掺杂有N型杂质或P型杂质，形成第一重掺杂区。

进一步地，所述第三电极向靠近所述第一电极的方向延伸至所述第一重掺杂区的上方与该第一重掺杂区部分重叠。

进一步地，所述第一掺杂层与所述第二电极接触的位置处掺杂有N型杂质或P型杂质，形成第二重掺杂区。

进一步地，所述第一掺杂层掺杂有N型杂质，所述第二掺杂层掺杂有P型杂质，所述第三掺杂层掺杂有N型杂质。

本发明还提供了一种半导体测试结构的制造方法，包括：

提供一掺杂的衬底；

从所述衬底的一侧向该衬底进行掺杂处理形成位于该衬底内的第二掺杂层、以及向该第二掺杂层进行再次掺杂形成位于该第二掺杂层内的第一掺杂层，使衬底除第一掺杂层和第二掺杂层之外的部分形成第三掺杂层；