[发明专利]数据传输方法及装置

说明书

本申请提供一种数据传输方法及装置，方法应用于存储控制器，存储控制器上设有FPGA，FPGA与对端存储控制器中的FPGA通过XAUI互联，方法包括：获取待下刷数据，将待下刷数据写入第一内存；通过FPGA，以DMA方式读取所述第一内存中的待下刷数据，并将读取的待下刷数据通过所述XAUI发送至对端存储控制器中的FPGA，从而无需经过CPU控制实现两个存储控制器之间的数据传输，由于FPGA只用于进行数据传输，因此可以提高两个存储控制器之间的数据传输效率。又由于两个存储控制器中的FPGA是通过XAUI实现的数据传输，而XAUI具有高带宽、低延时的数据传输特点，因此可以进一步提高两个存储控制器之间的数据传输效率。

技术领域

本申请涉及通信技术领域，尤其涉及一种数据传输方法及装置。

背景技术

目前的双控存储系统通常包含应用服务器、两个完全独立且相同的存储控制器、磁盘柜。其中，应用服务器通过SAN(Storage Area Network，存储区域网络)网络分别连接到两个存储控制器，存储控制器的后端通过交换模块与磁盘柜相连接，两个存储控制器之间通过内部互联总线进行通信(包括数据通信和控制通信)。为了保证双控存储系统的性能，在两个存储控制器之间需要进行数据交互时，需要互联总线具有高带宽、低延时的数据传输能力。

然而，由于存储控制器的CPU在控制互联总线进行数据传输的同时，还需要执行其他任务，例如任务调度、心跳检测、处理应用服务器的访问等任务，从而无法保证两个存储控制器之间的数据传输效率。

发明内容

有鉴于此，本申请提供一种数据传输方法及装置，以解决相关技术中两个存储控制器之间的数据传输效率低的问题。

根据本申请实施例的第一方面，提供一种数据传输方法，所述方法应用于存储控制器，所述存储控制器上设有FPGA，所述FPGA与对端存储控制器中的FPGA通过XAUI互联，所述方法包括：

获取待下刷数据，将所述待下刷数据写入第一内存；

通过所述FPGA，以DMA方式读取所述第一内存中的待下刷数据，并将读取的待下刷数据通过所述XAUI发送至对端存储控制器中的FPGA。

根据本申请实施例的第二方面，提供一种数据传输装置，所述装置应用于存储控制器，所述存储控制器上设有FPGA，所述FPGA与对端存储控制器中的FPGA通过XAUI互联，所述装置包括：

获取并写入模块，用于获取待下刷数据，将所述待下刷数据写入第一内存；

读取并发送模块，用于通过所述FPGA，以DMA方式读取所述第一内存中的待下刷数据，并将读取的待下刷数据通过所述XAUI发送至对端存储控制器中的FPGA。

应用本申请实施例，通过在存储控制器中设置用于控制数据传输的FPGA，CPU在获取到待下刷数据时，可以直接将待下刷数据写入第一内存，由FPGA从第一内存中读取待下刷数据，并通过XAUI通道将读取的待下刷数据发送至对端存储控制器的FPGA中，从而无需经过CPU控制实现两个存储控制器之间的数据传输，并且由于存储控制器中的FPGA只用于进行数据传输，因此可以提高两个存储控制器之间的数据传输效率，又由于两个存储控制器中的FPGA是通过XAUI实现的数据传输，而XAUI具有高带宽、低延时的数据传输特点，因此可以进一步提高两个存储控制器之间的数据传输效率。

附图说明

图1为本申请根据一示例性实施例示出的一种双控数据交互结构图；

图2为本申请根据一示例性实施例示出的一种数据传输方法的实施例流程图；

图3为本申请根据一示例性实施例示出的一种存储控制器的硬件结构图；

图4为本申请根据一示例性实施例示出的一种数据传输装置的实施例结构图。