[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示设备

权利要求书

1.一种移位寄存器单元，包括：

输入子电路，其控制端接收输入控制信号，输入端接收输入信号，输出端电连接第一上拉节点，所述输入子电路被配置为在所述输入控制信号的控制下将所述输入信号传送到所述第一上拉节点；

上拉控制子电路，其控制端接收第一时钟信号，第一端电连接所述第一上拉节点，第二端电连接第二上拉节点，所述上拉控制子电路被配置为在第一时钟信号的控制下将第一上拉节点与第二上拉节点电连通；

输出子电路，其第一控制端电连接所述第二上拉节点，第一端接收第一恒定电压信号，第二端电连接所述第一上拉节点，输出端用于输出输出信号，所述输出子电路被配置为在第二上拉节点的电压的控制下将所述第一恒定电压信号传送到所述输出端，以作为所述输出信号输出；以及

下拉控制子电路，其第一控制端接收第二时钟信号，第二控制端电连接所述第二上拉节点，第一输入端接收所述第一恒定电压信号，第二输入端接收第二恒定电压信号，输出端电连接下拉节点，所述下拉控制子电路被配置为在所述第二时钟信号和所述第二上拉节点的电压的控制下将第一恒定电压信号或第二恒定电压信号传送到所述下拉节点。

2.根据权利要求1所述的移位寄存器单元，还包括：

复位子电路，其控制端接收复位控制信号，第一端接收第二恒定电压信号，第二端电连接所述第二上拉节点，所述复位子电路被配置为在所述复位控制信号的控制下使用所述第二恒定电压信号对所述第二上拉节点进行复位。

3.根据权利要求2所述的移位寄存器单元，其中，所述输出子电路还包括第二控制端和第三端，其中，所述第二控制端电连接下拉节点，所述第三端接收第二恒定电压信号。

4.根据权利要求1所述的移位寄存器单元，其中，所述输入子电路包括第一晶体管，

所述第一晶体管的栅极电连接所述输入子电路的控制端，第一极电连接所述输入子电路的输入端，第二极电连接所述输入子电路的输出端。

5.根据权利要求4所述的移位寄存器单元，其中，所述输入控制信号是第二时钟信号。

6.根据权利要求4所述的移位寄存器单元，其中，所述输入控制信号是所述输入信号。

7.根据权利要求1所述的移位寄存器单元，其中，所述上拉控制子电路包括第二晶体管，

所述第二晶体管的栅极电连接所述上拉控制子电路的控制端，第一极电连接所述上拉控制子电路的第一端，第二极电连接所述上拉控制子电路的第二端。

8.根据权利要求1所述的移位寄存器单元，其中，所述输出子电路包括第三晶体管、第四晶体管和第一电容器，

所述第三晶体管的栅极电连接所述输出子电路的第一控制端，第一极电连接所述输出子电路的第一端，第二极电连接所述输出子电路的输出端，

所述第四晶体管的栅极电连接所述输出子电路的第二控制端，第一极电连接所述输出子电路的第三端，第二极电连接所述输出子电路的输出端，

所述第一电容器的一端电连接所述输出子电路的第二端，另一端电连接所述输出子电路的输出端。

9.根据权利要求8所述的移位寄存器单元，其中，所述输出子电路还包括第二电容器，

所述第二电容器的一端电连接所述输出子电路的第二控制端，另一端电连接所述输出子电路的第三端。

10.根据权利要求1所述的移位寄存器单元，其中，所述下拉控制子电路包括第五晶体管和第六晶体管，

所述第五晶体管的栅极电连接所述下拉控制子电路的第一控制端，第一极电连接所述下拉控制子电路的第一输入端，第二极电连接所述下拉控制子电路的输出端，

所述第六晶体管的栅极电连接所述下拉控制子电路的第二控制端，第一极电连接所述下拉控制子电路的第二输入端，第二极电连接所述下拉控制子电路的输出端。