[发明专利]一种联动膜电容式压力敏感芯片及其制造方法

权利要求书

1.一种联动膜电容式压力敏感芯片，其特征在于：该芯片包括衬底硅片(1)、上极板(2)和下极板(3)；衬底硅片(1)的上部开有凹槽，下极板(3)设置在凹槽内，上极板(2)盖在凹槽开口处，使得凹槽形成密封腔体；

上极板(2)和下极板(3)通过压焊点与外部电路连接成压力检测电路，将压力信号转换成电容信号输出。

2.根据权利要求1所述的一种联动膜电容式压力敏感芯片，其特征在于：在下极板(3)上淀积有介质层(4)。

3.根据权利要求1所述的一种联动膜电容式压力敏感芯片，其特征在于：下极板(3)在凹槽内以下极板侧壁(4-1)为支撑相对于衬底硅片(1)悬空且能动。

4.根据权利要求3所述的一种联动膜电容式压力敏感芯片，其特征在于：下极板(3)位于上极板(2)与凹槽底部之间，当外界压力作用于上极板(2)时，上极板(2)感压形变与下极板(3)接触，下极板(3)随着上极板(2)的形变而形变，两者形成联动的效果。

5.根据权利要求2所述的一种联动膜电容式压力敏感芯片，其特征在于：下极板(3)底部也设置有氮化硅介质层(4-2)，下极板(3)底部的氮化硅介质层(4-2)由下极板(3)底部两侧向凹槽顶部延伸并延伸至凹槽顶部两侧的衬底硅片(1)顶部。

6.根据权利要求5所述的一种联动膜电容式压力敏感芯片，其特征在于：下极板(3)上部的介质层(4)向下极板(3)两侧延伸并紧贴在从下极板(3)底部延伸出来的氮化硅介质层(4-2)的顶部。

7.根据权利要求6所述的一种联动膜电容式压力敏感芯片，其特征在于：上极板(2)的两端搭接在凹槽开口两侧的下极板(3)上部的介质层(4)上。

8.如权利要求1所述的联动膜电容式压力敏感芯片的制备方法，其特征在于：所述方法是利用硅硅直接键合、牺牲层腐蚀MEMS技术，将SOI基片与衬底硅片(1)制成压力敏感芯片的技术方法。

9.根据权利要求8所述的制备方法，其特征在于：上极板(2)由SOI基片上的硅薄膜制成，通过硅硅直接键合技术将SOI基片硅薄膜一侧与衬底硅片(1)键合在一起，并去除原SOI基片的衬底和氧化层，完成上极板(2)的制作；

下极板(3)由淀积在二氧化硅牺牲层上的多晶硅材料制成，其上设置有腐蚀孔，通过其上的腐蚀孔去除牺牲层材料，实现下极板(3)的悬空，其悬空高度由牺牲层厚度来决定。

10.根据权利要求8所述的制备方法，其特征在于：其主要工艺步骤如下：

(1)刻蚀单晶硅衬底形成凹槽；

(2)将(1)步骤中刻有凹槽的单晶硅衬底热氧化一层二氧化硅(5)，作为绝缘层；

(3)在(2)步骤中的二氧化硅(5)绝缘层上淀积一层氮化硅薄膜(4-2)，用来保护二氧化硅，避免其在后续工艺中被腐蚀；

(4)在(3)步骤中的氮化硅绝缘层上淀积一层二氧化硅；

(5)刻蚀(4)步骤结构中周围氧化层，留下部分氧化层作为牺牲层；

(6)在(5)步骤中的二氧化硅上淀积一层多晶硅；

(7)刻蚀(6)步骤中的多晶硅材料，形成下极板(3)，并与周围结构电隔离；

(8)在(7)步骤结构中的下极板上淀积一层氮化硅作为介质层(4)；

(9)刻蚀(8)步骤结构中的下极板，并在介质层(4)和下极板(3)上刻蚀出腐蚀牺牲层的腐蚀孔，利用湿法腐蚀技术去除牺牲层；

(10)将SOI基片硅薄膜一侧与(9)步骤结构中的衬底硅键合到一起；

(11)将(10)步骤结构中原SOI基片的衬底硅和氧化层去除；

(12)刻蚀(11)步骤结构中衬底硅片上方的单晶硅层，形成上极板；

(13)在(12)步骤结构中的上极板上淀积一层二氧化硅作为绝缘钝化层；

(14)将(13)步骤结构中刻蚀接触孔；

(15)在(14)步骤结构中溅射一层金属铝，并刻蚀出铝引线。