[发明专利]一种信号采集处理器及其多数据量读取方法

权利要求书

1.一种信号采集处理器，其包括一FPGA(1)和一CPU(2)，FPGA(1)包括数据处理器(11)，数据处理器(11)的输入端通过ADC与多个模拟信号输入通道相连，其输出端与CPU(2)相连；其特征在于，所述FPGA(1)还包括触发计数器(12)和寄存器(13)，

其中，数据处理器(11)和触发计数器(12)的输入端与同一触发信号相连，触发计数器(12)的输出端与CPU(2)相连；寄存器(13)的输入端与数据处理器(11)的输出端相连，其输出端与CPU(2)相连。

2.根据权利要求1所述的信号采集处理器，其特征在于，所述模拟信号输入通道的数量为4个。

3.一种信号采集处理器的多数据量读取方法，其特征在于，其包括：

步骤S1：提供一根据权利要求1或2所述的信号采集处理器；

步骤S2：利用所述信号采集处理器的ADC进行数字化采样，获得ADC数据，再将ADC数据传递给FPGA；

步骤S3：在触发信号触发同步时，所述信号采集处理器的数据处理器(11)对ADC数据进行处理，输出一组处理结果数据，用这些数据更新数据处理器(11)的内部数据并保持，并同步输出Ready信号，同时所述信号采集处理器的触发计数器(12)对触发信号的触发进行累加计数，并输出触发计数值；

步骤S4：所述信号采集处理器的寄存器(13)收到Ready信号后，将该寄存器(13)中寄存的New_data值置1、输出给CPU并保持于寄存器(13)中；

步骤S5：CPU(2)保持循环读取New_data值，在读取到New_data值等于1后将寄存器13中的New_data值清零，并开始按顺序读取数据处理器(11)中的处理结果数据和触发计数器(12)中的触发计数值；

步骤S6：在触发信号再次触发时，重复步骤S3-S5。

4.根据权利要求3所述的一种信号采集处理器的多数据量读取方法，其特征在于，所述触发信号可以为内部触发或外部触发。

5.根据权利要求3所述的一种信号采集处理器的多数据量读取方法，其特征在于，所述一组处理结果数据包括多个模拟信号输入通道的信号幅度、多通道进行和差运算时的位置数据和多通道信号幅度之和。

6.根据权利要求3所述的一种信号采集处理器的多数据量读取方法，其特征在于，所述步骤S3中触发计数器(12)是通过在触发信号的每个上升沿将触发计数值加一来对触发信号的触发进行累加计数的。

7.根据权利要求3所述的一种信号采集处理器的多数据量读取方法，其特征在于，所述一组处理结果数据的数量为N个，所述步骤S5中读取的顺序为：从处理结果数据的第1个到第N个，再到触发计数值。