[发明专利]磁阻式随机存取存储器

权利要求书

1.一种半导体元件，其特征在于，包含：

第一金属氧化物半导体(metal-oxide semiconductor, MOS)晶体管以及第二金属氧化物半导体晶体管，设于基底上；

磁性隧穿接面(magnetic tunneling junction, MTJ)，设于该第一金属氧化物半导体晶体管以及该第二金属氧化物半导体晶体管之间；

第一层间介电层，设于该MTJ一侧并位于该第一金属氧化物半导体晶体管上；以及

第二层间介电层，设于该MTJ另一侧并位于该第二金属氧化物半导体晶体管上，其中该第一金属氧化物半导体晶体管包含：

第一栅极结构，设于该基底上；

第一间隙壁，环绕该第一栅极结构；

第一源极/漏极区域，设于该第一栅极结构一侧；以及

第三源极/漏极区域，设于该第一栅极结构以及该第二金属氧化物半导体晶体管之间，其中该第一层间介电层位于该第一源极/漏极区域的正上方，且该第一层间介电层底表面最靠近该基底的部分低于该第一间隙壁顶表面最远离该基底的部分。

2.如权利要求1所述的半导体元件，其中该第二金属氧化物半导体晶体管包含：

第二栅极结构，设于该基底上；

第二间隙壁，环绕该第二栅极结构；以及

第二源极/漏极区域，设于该第二栅极结构一侧。

3.如权利要求2所述的半导体元件，还包含：

第一衬垫层，设于该第一间隙壁以及该第一层间介电层之间；以及

第二衬垫层，设于该第二间隙壁以及该第二层间介电层之间。

4.如权利要求3所述的半导体元件，其中该第一衬垫层上表面切齐该第一层间介电层上表面。

5.如权利要求3所述的半导体元件，其中该第二衬垫层上表面切齐该第二层间介电层上表面。

6.如权利要求2所述的半导体元件，其中该第三源极/漏极区域设于该第一栅极结构以及该第二栅极结构之间。

7.如权利要求6所述的半导体元件，另包含接触插塞，设于该第一间隙壁以及该第二间隙壁之间并接触该第三源极/漏极区域。

8.如权利要求7所述的半导体元件，其中该MTJ连接该接触插塞。

9.如权利要求7所述的半导体元件，其中该MTJ设于该接触插塞正上方。

10.如权利要求2所述的半导体元件，其中该第一栅极结构以及该第二栅极结构沿着第一方向延伸于该基底上。

11.如权利要求10所述的半导体元件，另包含金属内连线，沿着第二方向延伸于该第一层间介电层以及该第二层间介电层上。

12.如权利要求1所述的半导体元件，其中该第一金属氧化物半导体晶体管以及该第二金属氧化物半导体晶体管包含第一导电型式。

13.如权利要求1所述的半导体元件，其中各该第一金属氧化物半导体晶体管以及该第二金属氧化物半导体晶体管包含N型金属氧化物半导体晶体管。