[发明专利]一种半导体器件介质膜低角度蚀刻方法

说明书

本发明涉及一种半导体器件介质膜低角度蚀刻方法，依次对器件介质膜进行光刻、湿法蚀刻、干法蚀刻、去胶、去残胶及水洗工艺。通过光刻、湿法蚀刻、干法蚀刻、去胶、去残胶及水洗工艺，降低了二氧化硅或氮化硅的蚀刻角度，即使在薄金属层沉积情况下也实现了良好的金属连接，避免金属断层及空洞的出现，不仅大大提高器件的可靠性，也节约了金属的用量和成本。

技术领域

本发明涉及半导体器件的制造方法，特别是涉及一种半导体器件介质膜低角度蚀刻方法。

背景技术

目前，在集成电路芯片制作过程中，介质膜(如二氧化硅或氮化硅)的作用是非常重要的，常作为杂质选择扩散的掩蔽膜、电容器的介电材料、器件或导线的电绝缘和隔离、器件的表面保护和钝化作用等。在芯片制作过程中需要多次进行介质膜的沉积和刻蚀工艺。

在半导体行业，大多采用湿法蚀刻工艺或干法蚀刻工艺对二氧化硅或氮化硅膜进行蚀刻。湿法蚀刻即利用特定的化学溶液让待蚀刻薄膜未被光刻胶覆盖的部分分解，并转成可溶于此溶液的化合物加以排除，从而达到蚀刻的目的。

参见图3，是湿法蚀刻工艺的结构示意图，其中，1为衬底，2为金属层一，3为SiO2介质层，4为光刻胶层，5为金属层二。由于湿法蚀刻是各向同性的，蚀刻液在做纵向蚀刻时，侧向的蚀刻也同时发生；蚀刻时间过短，易造成底部介质膜的残留；蚀刻时间过长，易造成图形的咬边现象，参见图3中(a)，在31处形成倒梯形。

参见图4，是干法蚀刻工艺的结构示意图，其中，1为衬底，2为金属层一，3为SiO2介质层，4为光刻胶层，5为金属层二。干法蚀刻是将蚀刻气体利用辉光放电产生等离子体，对待蚀刻区域的薄膜进行蚀刻。干法蚀刻方向性较强，在进行纵向蚀刻时，横向蚀刻较小，薄膜蚀刻的蚀刻角度较大，垂直性好，如图4中(a)所示。在干法蚀刻过程中，即使采用CHF3或CH3F等含H基较多的蚀刻气体进行蚀刻时，薄膜蚀刻的角度也是较大的，一般是在75°以上。

二氧化硅或氮化硅蚀刻后，常需在其上用PVD工艺沉积上层金属以实现上下金属层之间的导通。这时若仅采用湿法蚀刻工艺，由于咬边现象，将会出现金属层二的断层或薄层，见图3中(b)所示的61处；若仅采用干法蚀刻工艺，由于蚀刻角度较大，将会出现金属层二的断层或薄层，见图4中(b)所示的62处。

为了解决上述问题的方法，一般是沉积较厚的金属膜来避免金属断层或层薄，但这又会造成金属的用量和成本增加；以及，因金属薄弱处或空洞处等(见图3中(c)的71处为金属薄层处，图3中(c)的81处为空洞处；见图4中(c)的72处为金属薄层处)引起的金属连接可靠性问题。

发明内容

本发明的目的在于提供一种半导体器件介质膜低角度蚀刻方法，可以很好地解决金属层间导通及导通可靠性的问题。

为了实现上述目的，本发明提供了以下技术方案：

本发明提供一种半导体器件介质膜低角度蚀刻方法，包括以下步骤：

A1、光刻工艺：采用光刻胶在器件介质膜上涂胶，通过前烘烤、曝光、显影及后烘烤得到光刻图形；

A2、湿法蚀刻工艺：在光刻图形位置，对介质膜进行一次蚀刻，采用蚀刻溶液蚀刻T1 时间；

A3、干法蚀刻工艺：在光刻图形位置，对介质膜进行二次蚀刻，采用蚀刻气体一蚀刻T2 时间；

A4、去胶工艺：采用NMP溶液冲洗工艺去除光刻胶，再用IPA溶液冲洗掉NMP溶液并烘干器件；

A5、去残胶工艺：对介质膜表面进行蚀刻，采用蚀刻气体二蚀刻T3时间；

A6、水洗工艺：采用水洗溶液对器件进行清洗。

进一步地，步骤A1的光刻工艺的具体内容如下：采用AZ5214光刻胶在器件介质膜上涂胶，厚度为1.4-1.6微米；再通过前烘烤、曝光、显影及后烘烤得到光刻图形。