[发明专利]一种半导体器件及其制造方法在审
| 申请号： | 201811033863.3 | 申请日： | 2018-09-05 |
| 公开（公告）号： | CN109192721A | 公开（公告）日： | 2019-01-11 |
| 发明（设计）人： | 殷华湘;潘宇;许高博 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/522;H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 赵秀芹;王宝筠 |
| 地址： | 100029 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 电路器件 存储功能 计算功能 通孔 信号传输距离 传输距离 互连线层 上下层叠 信号传输 接触孔 微米级 互连 能效 制造 带宽 | ||
1.一种半导体器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上方的第一电路器件；
位于所述第一电路器件上方的第一半导体层；
位于所述第一半导体层中的第二电路器件；
其中，所述第一电路器件和所述第二电路器件通过互连线层、接触孔和通孔实现互连。
2.根据权利要求1所述的半导体器件，其特征在于，所述接触孔包括第一接触孔，所述互连线层包括第一互连线层；
所述半导体器件还包括：
位于所述第一电路器件和所述第一半导体层之间的第一绝缘介质层；
其中，所述第一互连线层位于所述第一绝缘介质层的上方；所述第一接触孔贯穿所述第一绝缘介质层，用于电连接所述第一电路器件和所述第一互连线层。
3.根据权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括：
覆盖所述第一互连线层的第二绝缘介质层。
4.根据权利要求2所述的半导体器件，其特征在于，所述接触孔还包括第二接触孔，所述互连线层还包括第二互连线层；
所述半导体器件还包括：
位于所述第二电路器件上方的第三绝缘介质层；
所述第二互连层位于所述第三绝缘介质层的上方，所述第二接触孔贯穿所述第三绝缘介质层，用于电连接所述第二电路器件和所述第二互连线层；
所述通孔贯穿所述第三绝缘介质层、半导体层和第二绝缘介质层，用于电连接所述第二互连层和所述第一互连线层。
5.根据权利要求4所述的半导体器件，其特征在于，所述半导体器件还包括：
覆盖所述第二互连线层的第四绝缘介质层。
6.根据权利要求1-5任一项所述的半导体器件，其特征在于，所述半导体层的材料为二维材料、碳纳米管、低温键合单晶硅、低温沉积多晶硅和低温沉积氧化物半导体中的至少一种。
7.根据权利要求1-5任一项所述的半导体器件，其特征在于，所述半导体器件还包括：
位于所述第一电路器件和所述第一半导体层之间的第二半导体层；
位于所述第二半导体层中的第三电路器件；
其中，所述第一电路器件、所述第三电路器件和所述第二电路器件通过互连线层、接触孔和通孔实现互连。
8.根据权利要求1-5任一项所述的半导体器件，其特征在于，所述第一电路器件或所述第二电路器件为逻辑电路器件、MOS器件或者存储器件中的至少一种。
9.根据权利要求7所述的半导体器件，其特征在于，所述第三电路器件为MOS器件。
10.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成第一电路器件；
在所述第一电路器件上方形成第一半导体层；
在所述第一半导体层中形成第二电路器件；
其中，所述第一电路器件和所述第二电路器件通过互连线层、接触孔和通孔实现互连。
11.根据权利要求10所述的方法，其特征在于，所述接触孔包括第一接触孔，所述互连线层包括第一互连线层；
所述方法还包括：
在所述第一电路器件和所述第一半导体层之间形成第一绝缘介质层；
形成贯穿所述第一绝缘介质层的第一接触孔；
在所述第一绝缘介质层上方形成第一互连线层；
其中，所述第一接触孔用于电连接所述第一电路器件和所述第一互连线层。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
形成覆盖所述第一互连线层的第二绝缘介质层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811033863.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
